close

Вход

Забыли?

вход по аккаунту

?

Патент BY16361

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.10.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ УНИТАРНЫХ КОДОВ ПО
МОДУЛЮ ПЯТЬ
(21) Номер заявки: a 20101426
(22) 2010.10.01
(43) 2011.02.28
(71) Заявитель: Белорусский государственный университет (BY)
(72) Автор: Супрун Валерий Павлович
(BY)
BY 16361 C1 2012.10.30
BY (11) 16361
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 13493 C1, 2010.
BY 1300 C1, 1996.
BY 10652 C1, 2008.
RU 2137181 C1, 1999.
SU 1691834 A1, 1991.
(57)
Устройство для умножения унитарных кодов по модулю пять, содержащее элемент
ИЛИ и с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, выход
i-го из которых, где i = 1, 2, 3, 4, соединен с выходом устройства "равно i", выход которого
"равно нулю" соединен с выходом элемента ИЛИ, первый вход которого соединен со входом устройства "равно нулю" первого операнда и с первым и вторым инверсными входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь; вход устройства "равно
единице" первого операнда соединен с третьим инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, первый вход которого соединен со входом устройства "равно трем" первого операнда; вход устройства "равно четырем" первого операнда
соединен со вторым и третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
семь, четвертый и пятый инверсные входы которого соединены со входом устройства
"равно нулю" второго операнда и со вторым входом элемента ИЛИ; вход устройства "равно единице" второго операнда соединен с четвертым и пятым входами первого элемента
BY 16361 C1 2012.10.30
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с шестым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь; вход устройства "равно двум" второго операнда
соединен с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с шестым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
семь; вход устройства "равно трем" второго операнда соединен с шестым входом первого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с шестым инверсным входом второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с четвертым и пятым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь; вход устройства "равно четырем"
второго операнда соединен с шестым инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с шестым входом третьего элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом семь и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известно устройство для умножения унитарных кодов по модулю пять, которое содержит шестнадцать элементов И, пять элементов ИЛИ, десять входов и пять выходов [1].
Известное устройство, как и заявляемое устройство, содержит элемент ИЛИ, выход
которого соединен с выходом устройства "равно нулю" результата умножения, а первый и
второй входы - с входами устройства "равно нулю" первого и второго операндов.
Недостатком известного устройства является низкое быстродействие, определяемое
глубиной логической схемы и равное 2τ, где τ - задержка на один логический элемент.
Наиболее близким по функциональным возможностям и конструкции техническим
решением к заявляемому устройству является устройство для умножения унитарных кодов по модулю пять, содержащее элемент ИЛИ, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом пять, десять входов и пять выходов [2].
Недостатком устройства-прототипа является высокая конструктивная сложность, которая по числу входов логических элементов равна 82.
Устройство-прототип, как и заявляемое устройство, содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИЛИ, выход которого соединен с выходом устройства
"равно нулю" результата умножения, а выход i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, где
i = 1, 2, 3, 4, соединен с выходом "равно i" результата умножения.
В отличие от прототипа в заявляемом устройстве элементы ИСКЛЮЧАЮЩЕЕ ИЛИ
выполнены с порогом семь (устройство-прототип содержит элементы ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом пять).
Изобретение направлено на решение следующей технической задачи: уменьшение
конструктивной сложности (по числу входов логических элементов) устройства для
умножения унитарных кодов по модулю пять.
Устройство для умножения унитарных кодов по модулю пять содержит элемент ИЛИ
и с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, выход i-го
из которых, где i = 1, 2,…, 4, соединен с выходом устройства "равно i".
Выход устройства "равно нулю" соединен с выходом элемента ИЛИ, первый вход которого соединен с входом устройства "равно нулю" первого операнда и с первым и вторым инверсными входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
2
BY 16361 C1 2012.10.30
Вход устройства "равно единице" первого операнда соединен с третьим инверсным
входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, первый вход которого соединен с входом устройства "равно трем" первого операнда.
Вход устройства "равно четырем" первого операнда соединен со вторым и третьим
входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, четвертый и пятый инверсные входы которого соединены с входом устройства "равно нулю" второго операнда и
со вторым входом элемента ИЛИ.
Вход устройства "равно единице" второго операнда соединен с четвертым и пятым
входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с четвертым входом
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с шестым инверсным входом
четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Вход устройства "равно двум" второго операнда соединен с пятым и шестым входами
второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с шестым инверсным входом
третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Вход устройства "равно трем" второго операнда соединен с шестым входом первого
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с шестым инверсным входом второго
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с четвертым и пятым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Вход устройства "равно четырем" второго операнда соединен с шестым инверсным
входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь, с шестым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом семь.
Основной технический результат изобретения заключается в уменьшении конструктивной сложности (по числу входов логических элементов) схемы устройства, выполняющего в унитарных кодах операцию A·B = P (mod 5).
Названный эффект достигается путем изменения порога элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также путем изменения соединений между элементами логической схемы
устройства.
На фигуре представлена логическая схема устройства для умножения унитарных кодов по модулю пять.
Логическая схема содержит элемент ИЛИ 1, четыре элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом семь 2…5, девять входов 6…14 и пять выходов 15…19.
Устройство, предназначенное для выполнения в унитарных кодах арифметической
операции A·B = P (mod 5), работает следующим образом.
На входы устройства 6…9 поступают разряды "равно нулю", "равно единице", "равно
трем" и "равно четырем" унитарного двоичного кода первого операнда A = (a0,al,a2,a3,a4),
на входы 10…14 - разряды "равно нулю", "равно единице", "равно двум", "равно трем" и
"равно четырем" унитарного двоичного кода второго операнда B = (b0,b0,b2,b3,b4), где
a0,a1,a2,a3,a4,b0,b1,b2,b3,b4∈{0,1}.
Здесь ak = 1 и bk = 1 тогда и только тогда, когда A = k (mod5) и B = k (mod 5), где
k = 0,1,2,3,4.
На выходах устройства 15…19 формируется унитарный двоичный код
P = (p0,p1,p2,p3,p4) результата выполнении операции умножения A·B = P (mod 5), где
p0,p1,p2,p3,p4∈{0,1}. При этом Pk = l тогда и только тогда, когда A·B = k (mod 5), где k = 0,1,
2, 3, 4.
Работа устройства для умножения унитарных кодов по модулю пять описывается таблицей истинности логических функций P0, P1, P2, P3, P4.
3
BY 16361 C1 2012.10.30
входы
выходы
Унитарный двоичный код
Унитарный двоичный код
Унитарный двоичный код
первого операнда
второго операнда
результата умножения
A(a0,a1,a2,a3,a4)
B(b0,b1,b2,b3,b4)
P = (p0,p1,p2,p3,p4)
a0
al
a2
a3
a4
b0
b1
b2
b3
b4 Р0
Р1
Р2
Р3
Р4
6
7
8
9
10
11
12
13
14 15 16
17
18
19
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
0
1
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
1
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
1
0
0
0
Логическая схема устройства для умножения унитарных кодов по модулю пять синтезирована на основе применения следующих аналитических представлений логических
функций P0, P1, P2, P3, P4:
P0 = a0∨b0,
1, если 2a 0 + a1 + a 3 + 2a 4 + 2b 0 + 2b1 + b 3 + b 4 = 7,
P1 = 
0 − в противном случае,
1, если 2a 0 + a1 + a 3 + 2a 4 + 2b 0 + b1 + b 2 + b 3 = 7,
P2 = 
0 − в противном случае,
1, если 2a 0 + a1 + a 3 + 2a 4 + 2b 0 + b 2 + 2b3 + b 4 = 7,
P3 = 
0 − в противном случае,
1, если 2a 0 + a1 + a 3 + 2a 4 + 2b 0 + b1 + b 2 + 2b 4 = 7,
P4 = 
0 − в противном случае.
4
BY 16361 C1 2012.10.30
Быстродействие устройства, определяемое глубиной схемы, составляет τ, где τ - задержка на один логический элемент. Сложность устройства (по числу входов логических
элементов) равна 50, а число внешних выводов равно 14.
Основным достоинством заявляемого устройства для умножения унитарных кодов по
модулю пять является низкая конструктивная сложность.
К дополнительным достоинствам устройства необходимо отнести высокое быстродействие и относительно небольшое число внешних выводов.
Источники информации:
1. Патент РБ 10531, МПК G 06F 7/38, 2008.
2. Патент РБ 13493, МПК G 06F 7/38, 2010 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
5
Документ
Категория
Без категории
Просмотров
0
Размер файла
106 Кб
Теги
by16361, патент
1/--страниц
Пожаловаться на содержимое документа