close

Вход

Забыли?

вход по аккаунту

?

Патент РФ 2337462

код для вставки
–ќ——»…— јя ‘≈ƒ≈–ј÷»я
(19)
RU
(11)
2 337 462
(13)
C1
(51) ћѕ H02M 5/27
(2006.01)
‘≈ƒ≈–јЋ№Ќјя —Ћ”∆Ѕј
ѕќ »Ќ“≈ЋЋ≈ “”јЋ№Ќќ… —ќЅ—“¬≈ЌЌќ—“»,
ѕј“≈Ќ“јћ » “ќ¬ј–Ќџћ «Ќј јћ
(12)
ќѕ»—јЌ»≈ »«ќЅ–≈“≈Ќ»я ѕј“≈Ќ“”
(21), (22) «а†вка: 2007124438/09, 28.06.2007
(72) јвтор(ы):
Ўапиро —емен ¬ольфович (RU),
иселев –оман ¬ладимирович (RU)
(24) ƒата начала отсчета срока действи† патента:
28.06.2007
(45) ќпубликовано: 27.10.2008 Ѕюл. є 30
(54) —ѕќ—ќЅ ”ѕ–ј¬Ћ≈Ќ»я ѕ–≈ќЅ–ј«ќ¬ј“≈Ћ≈ћ “–≈’‘ј«Ќќ√ќ Ќјѕ–я∆≈Ќ»я ¬
2 3 3 7 4 6 2
R U
ключи и отличаетс† тем, что временные интервалы
между подаваемыми импульсами определ†ютс† из
соотношени†
?tn=T/6Nsin 2(?n/N+?/3), где “ период изменени† синусоидального напр†жени†
питающей сети, N - число импульсов в пакете, n номер
интервала
(n=1чN).
“ехническим
результатом †вл†етс† расширение области
применени† преобразовател† напр†жени† за счет
повышени† точности стабилизации выходной
мощности. 1 з. и 2 н.п. ф-лы, 11 ил.
—траница: 1
RU
C 1
C 1
¬џ—ќ ќ„ј—“ќ“Ќќ≈ ќƒЌќ‘ј«Ќќ≈ » ”—“–ќ…—“¬ќ ƒЋя –≈јЋ»«ј÷»» Ё“ќ√ќ —ѕќ—ќЅј
(57) –еферат:
—пособ и устройство, его реализующее,
предназначены дл† управлени† преобразователем
трехфазного напр†жени† в высокочастотное
однофазное и могут быть использованы в
установках
прецизионной
плавки
металлов,
выращивании монокристаллов, формообразовании
в услови†х сверхпластичности и других точных
электротермических
технологи†х.
—пособ
управлени† заключаетс† в подаче с помощью
устройства управлени† импульсов на силовые
2 3 3 7 4 6 2
јдрес дл† переписки:
450078, г.”фа, ул. „ернышевского, 145, ”√јЁ—,
патентный отдел, Ћ.». аралкиной
R U
(56) —писок документов, цитированных в отчете о
поиске: RU 2121210 C1, 27.10.1998. SU 1545307
A1, 23.02.1990. ≈– 0054445 ј, 23.06.1982.
(73) ѕатентообладатель(и):
√осударственное образовательное учреждение
высшего профессионального обучени†
”фимска† государственна† академи† экономики
и сервиса (√ќ”¬ѕќ ”√јЁ—) (RU)
C 1
C 1
2 3 3 7 4 6 2
2 3 3 7 4 6 2
R U
R U
—траница: 2
RUSSIAN FEDERATION
RU
(19)
(11)
2 337 462
(13)
C1
(51) Int. Cl.
H02M 5/27
(2006.01)
FEDERAL SERVICE
FOR INTELLECTUAL PROPERTY,
PATENTS AND TRADEMARKS
(12)
ABSTRACT OF INVENTION
(21), (22) Application: 2007124438/09, 28.06.2007
(72) Inventor(s):
Shapiro Semen Vol'fovich (RU),
Kiselev Roman Vladimirovich (RU)
(24) Effective date for property rights: 28.06.2007
(45) Date of publication: 27.10.2008 Bull. 30
Mail address:
450078, g.Ufa, ul. Chernyshevskogo, 145,
UGAEhS, patentnyj otdel, L.I. Karalkinoj
2 3 3 7 4 6 2
R U
of ?tn=T/6Nsin 2(?n/N+?/3), where T - period of
supply network sinusoidal voltage change, N number of pulses in packet, n - number of interval
(n=1чN).
EFFECT: expansion of application field of
voltage transformer by increase of output power
stabilisation accuracy.
3 cl, 11 dwg
—траница: 3
EN
C 1
C 1
FREQUENCY SINGLE-PHASE VOLTAGE AND DEVICE FOR IMPLEMENTATION OF THIS METHOD
(57) Abstract:
FIELD: electricity.
SUBSTANCE: method and device that implements
it are intended for control of three-phase
voltage transformer into high-frequency singlephase voltage and may be used in devices for
precision melting of metals, growth of single
crystals,
shaping
under
conditions
of
superplasticity
and
other
accurate
thermalelectric technologies. Method of control consists
in supply of pulses with the help of control
device to power switches and differs by the fact
time intervals between supplied pulses are
determined based on the ration
2 3 3 7 4 6 2
(54) METHOD OF CONTROL OF TRANSFORMER OF THREE-PHASE VOLTAGE INTO HIGH-
R U
(73) Proprietor(s):
Gosudarstvennoe obrazovatel'noe uchrezhdenie
vysshego professional'nogo obuchenija
Ufimskaja gosudarstvennaja akademija
ehkonomiki i servisa (GOUVPO UGAEhS) (RU)
RU 2 337 462 C1
5
10
15
20
25
30
35
40
45
50
»зобретение относитс† к полупроводниковой преобразовательной технике и может быть
использовано в установках прецизионной плавки металлов, выращивании монокристаллов,
формообразовании в услови†х сверхпластичности и других точных электротермических
технологи†х.
»звестен способ управлени† полупроводниковым преобразователем переменного
трехфазного напр†жени† в переменное однофазное, описанный в патенте RU є2121210,
который заключаетс† в подаче на три ключа, выполненных каждый на тиристорах со
встречно-параллельным их соединением коротких импульсов тока, сдвинутых во времени
на 1/6 часть периода колебаний напр†жений питающей сети.
Ќедостатком данного способа †вл†етс† то, что он позвол†ет получить строго указанную
частоту, всего в три раза превосход†щую входную. ¬ силу этого такой преобразователь
не может быть применен в индукционных установках прецизионного назначени†.
Ќаиболее близким к за†вл†емому †вл†етс† способ, реализованный в преобразователе
трехфазного напр†жени† в высокочастотное однофазное (ј.с. є1545307), согласно
которому на тиристоры преобразовател† поочередно подаютс† управл†ющие импульсы в
виде пакетов длительностью не более 1/6 периода питающего напр†жени†, а количество
имульсов в пакете регулируют от одного до значени†, численно равного 1/12 отношени†
периода питающего напр†жени† к допустимому времени восстановлени† тирристора.
”стройство, реализующее данный способ, состоит из синхронизирующего трансформатора,
нуль-органов, дешифратора, узлов формировани† импульсов управлени†. ƒанное
устройство †вл†етс† прототипом.
ќсновным недостатком способа и устройства, реализующего его, †вл†етс† наличие в
выходном напр†жении колебаний амплитуды от 0,5?3 до единицы номинального значени†
с частотой, в шесть раз превосход†щей частоту питающего трехфазного напр†жени†. ƒл†
обычных установок индукционного нагрева такие колебани† не играют особой роли, так
как точность поддержани† выходной мощности в них может быть обеспечена даже при них.
ќднако указанные выше технологические установки предъ†вл†ют более высокие
требовани† к точности стабилизации мощности.
«адачей, на решение которой направлен за†вл†емый способ управлени†
преобразователем трехфазного напр†жени† в однофазное и реализующее его устройство,
†вл†етс† расширение области применени† преобразовател† за счет повышени† точности
стабилизации выходной мощности. ƒл† этого необходимо такое управление силовыми
ключами, при котором интервал между двум† соседними включени†ми каждого из них
измен†етс† по определенной программе, обеспечивающей нужную стабилизацию.
ѕоставленна† задача решаетс† способом подачи с помощью устройства управлени†
импульсов на силовые ключи, отличающимс† от прототипа тем, что временные интервалы
между подаваемыми импульсами определ†ютс† из соотношени†
, где “ - период изменени† синусоидального напр†жени†
питающей сети, N - число импульсов в пакете, n - номер интервала (n=1чN). ”стройство
управлени† выполнено в следующим образом: к трем фазам питающего напр†жени† также
подключен блок сравнени† фазных напр†жений, выход генератора тактовых сигналов
подключен ко входам блока генерации сигнала начала подачи пакета управл†ющих
сигналов на каждый силовой транзистор, генератора временных интервалов, делител†
временных интервалов на два потока, двух формирователей длительности управл†ющих
импульсов, выходы блока сравнени† фазных напр†жений подключены ко входу блока
генерации начала подачи пакета управл†ющих сигналов на каждый силовой транзистор и
входу блока выбора транзисторов, выход блока генерации начала подачи пакета
управл†ющих сигналов на каждый силовой транзистор подключен ко входу генератора
временных интервалов, выход генератора временных интервалов подключен к входу
временных интервалов на два потока, выход генератора временных интервалов на два
потока подключен к входам формирователей длительности управл†ющих импульсов,
выходы формирователей длительности управл†ющих импульсов и выходы блока выбора
—траница: 4
DE
RU 2 337 462 C1
5
10
15
20
25
30
35
40
45
50
транзисторов подключены к входам блока управлени† транзисторами, выходы блока
управлени† транзисторами подключены к базам силовых ключей. роме того, задача
решаетс† тем, что в качестве силовых ключей используютс† IGBT транзисторы
Ќа фиг.1 дана принципиальна† схема преобразовател† и системы управлени†. Ќа
фиг.2,а приведен блок сравнени† фазных напр†жений 14. Ќа фиг.2,б приведена
последовательность выходных сигналов блока сравнени† фазных напр†жений 14. Ќа
фиг.3,а приведен генератор тактовых сигналов 15. Ќа фиг.3,б приведена диаграмма
напр†жений генератора тактовых сигналов 15. Ќа фиг.4,а приведен блок генерации
сигналов начала подачи пакета управл†ющих сигналов на каждый транзистор 16. Ќа
фиг.4,б приведена диаграмма входных и выходных сигналов блока генерации сигналов
начала подачи пакета управл†ющих сигналов на каждый транзистор 16. Ќа фиг.5,а
приведен генератор временных интервалов между управл†ющими импульсами 17. Ќа
фиг.5,б приведена диаграмма входных и выходных сигналов генератора временных
интервалов между управл†ющими импульсами 17. Ќа фиг.6,а приведен делитель
временных интервалов 18. Ќа фиг.6,б приведена диаграмма входных и выходных сигналов
делител† временных интервалов 18. Ќа фиг.7,а приведен формирователь длительности
управл†ющих импульсов 19. Ќа фиг.7,б приведена диаграмма входных и выходных
сигналов формировател† длительности управл†ющих импульсов 19. Ќа фиг.8,а приведен
второй формирователь длительности управл†ющих импульсов 19. Ќа фиг.8,б приведена
диаграмма входных и выходных сигналов второго формировател† длительности
управл†ющих импульсов 20. Ќа фиг.9 приведен блок выбора транзистора 21. Ќа фиг.10
приведен блок управлени† транзисторами 22. Ќа фиг.11 показано распределение
управл†ющих импульсов в результате работы системы управлени†.
—хема состоит из шести силовых транзисторов 1-6, трех коммутирующих конденсаторов
7-9, трех дросселей 10-12, нагрузки 13, блока сравнени† фазных напр†жений 14,
генератора тактовых сигналов 15, блока генерации сигнала начала подачи пакета
управл†ющих сигналов на каждый силовой транзистор 16, генератора временных
интервалов 17, делител† временных интервалов на два потока 18, двух формирователей
длительности управл†ющих импульсов - 19 и 20, блока выбора транзисторов - 21, блока
управлени† транзисторами - 22.
—иловые транзисторы 1-6 объединены встречно-параллельными парами, которые, в
свою очередь, объединены в звезду, три коммутирующих конденсатора 7-9 составл†ют
вторую звезду. Ћучи звезд подключены к трем фазам питающего напр†жени†. ¬ лучи звезд
встречно-параллельных ключей между транзисторами и фазами питающего напр†жени†
включены дроссели 10-12. ћежду центрами звезд включена нагрузка 13. трем фазам
питающего напр†жени† также подключен блок сравнени† фазных напр†жений 14. “акже в
системе присутствует генератор тактовых сигналов 15. ¬ыход генератора тактовых
сигналов 15 подключен ко входам блока генерации сигнала начала подачи пакета
управл†ющих сигналов на каждый силовой транзистор 16, генератора временных
интервалов 17, делител† временных интервалов на два потока 18, двух формирователей
длительности управл†ющих импульсов 19 и 20. ¬ыходы блока сравнени† фазных
напр†жений 14 подключены ко входу блока генерации начала подачи пакета управл†ющих
сигналов на каждый силовой транзистор 16 и входу блока выбора транзисторов 21. ¬ыход
блока генерации начала подачи пакета управл†ющих сигналов на каждый силовой
транзистор 16 подключен ко входу генератора временных интервалов 17. ¬ыход
генератора временных интервалов 17 подключен к входу временных интервалов на два
потока 18. ¬ыход генератора временных интервалов на два потока 17 подключен к входам
формирователей длительности управл†ющих импульсов 19, 20. ¬ыходы формирователей
длительности управл†ющих импульсов 19, 20 и выходы блока выбора транзисторов 21
подключены к входам блока управлени† транзисторами 22. ¬ыходы блока управлени†
транзисторами подключены к базам силовых транзисторов 1-6.
Ќа фиг.2,а приведен блок сравнени† фазных напр†жений 14. ќн состоит из трех
одинаковых понижающих трансформаторов 23-25, к выходным обмоткам которых
—траница: 5
RU 2 337 462 C1
5
10
15
20
25
30
35
40
45
50
подключены три одинаковых компаратора 26-28. Ќулевые клеммы компараторов
подсоединены к центру звезды вторичных обмоток трансформаторов. ¬ходные обмотки
трансформаторов соединены в звезду и подключены к питающей преобразователь
трехфазной сети. ¬ыходы компараторов †вл†ютс† выходами блока.
Ќа фиг.3,а приведен генератор тактовых сигналов 15. ќн представл†ет собой генератор
тактовых сигналов с кварцевой стабилизацией частоты. √енератор состоит из двух
последовательно соединенных инверторов 29 и 30. ѕараллельно инвертору 29 подключен
резистор 31. ѕараллельно цепи двух инверторов 29 и 30 подключены последовательно
соединенные конденсатор 32 и кварцевый резонатор 33.
Ќа фиг.4,а. приведен блок генерации сигналов начала подачи пакета управл†ющих
сигналов на каждый транзистор 16. о входам блока подключены выходы блока 14,
обозначенные 26, 27, 28. Ѕлок состоит из трех одинаковых D-триггеров 34, 35, 36
(входы которых †вл†ютс† входами блока) и трех элементов »— Ћё„јёў≈≈ »Ћ» 37, 38,
39 (входы которых соединены с входами и выходами каждого D-триггера соответственно).
¬ыходы трех элементов »— Ћё„јёў≈≈ »Ћ» соединены с входами дизъюнктора 40,
выход которого †вл†етс† выходом блока.
Ќа фиг.5,а. приведен генератор временных интервалов между управл†ющими
импульсами 17, состо†щий из двух счетчиков 41 и 42, ѕ«” 43, сравнивающего регистра 44
и логических элементов 45, 46, 47. ¬ходами блока †вл†ютс† выходы блоков 16 и 15,
обозначенные соответственно 40 и 30. ¬ыходы восьмиразр†дного счетчика 41 и ѕ«” 32„8
бит 43 подсоединены к восьмиразр†дному сравнивающему регистру 44. ¬ыход
сравнивающего регистра подсоединен к одному из входов дизъюнктора 45. ¬торой вход
дизъюнктора 45 подсоединен ко входу 40, а выход подсоединен к сбрасывающему входу
счетчика 41. ¬ыходы счетчика 41 подсоединены к входам элемента »Ћ»-Ќ≈ выход
которого †вл†етс† выходом генератора. “акже выход элемента »Ћ»-Ќ≈ и вход 30
подсоединены к входам конъюктора 47, выход которого подсоединен к входу
п†тиразр†дного счетчика 42. —брасыващий вход счетчика 42 также †вл†етс† входом
генератора. ¬ыходы счетчика 42 подсоединены к входам ѕ«”. входу счетчика 41
подсоединен вход 30.
Ќа фиг.6,а приведен делитель временных интервалов 18. ≈го входами †вл†ютс† выходы
блоков 17 и 15, обозначенные 46 и 30. Ѕлок состоит из “-триггера 48 и двух
конъюнкторов 49 и 50. ¬ход “-триггера подсоединен к входу 46. тактовому входу “триггера подсоединен вход 30. ¬ходы конъюнктора 49 подсоединены к входу и пр†мому
выходу “-триггера. ј входы конъюнктора 50 - к входу и инвертирующему выходу “триггера. ¬ыходы конъюнкторов †вл†ютс† выходами делител†.
Ќа фиг.7,а приведен формирователь длительности управл†ющих импульсов 19.
¬ходами дл† него †вл†ютс† первый выход блока 18 и выход блока 15, обозначенные 49 и
30. ќн состоит из восьмиразр†дного счетчика 51, ѕ«” 1„8 бит 52, выходы которых
подсоединены к входам сравнивающего восьмиразр†дного регистра 53. ¬ыход регистра
подсоединен к сбрасывающему входу RS-триггера 54, выход которого †вл†етс† выходом
всего блока. “акже выход RS-триггера вместе с входом 30 подсоединены к входам
конъюнктора 55, выход которого соединен с входом счетчика 51. тактовому входу RSтриггера подсоединен вход 30, а к установочному входу триггера - вход 49.
Ќа фиг.8,а приведен второй формирователь длительности импульсов 20. јналогично
блоку 19 он состоит из восьмиразр†дного счетчика 56, ѕ«” 1„8 бит 57, сравнивающего
восьмиразр†дного регистра 58, “-триггера 59 и конъюнктора 60. ¬ходами дл† него
†вл†ютс† второй выход блока 18 и выход блока 15, обозначенные 50 и 30.
Ќа фиг.9 приведен блок выбора транзистора 21. Ётот блок состоит из логических
элементов 61-68. их входам подключены выходы блока 14, обозначенные как 26, 27, 28.
¬ходом инвертора 61 †вл†етс† вход 27. »нвертора 62 - вход 26. Ёлемента »Ћ»-Ќ≈ 63 входы 26 и 28. онъюнктора 64 - входы 26 и 28. онъюнктора 65 - вход 26 и выход
инвертора 61. онъюнктора 66 - вход 27 и выход инвертора 62. онъюнктора 67 - входы
27 и 28. Ёлемента »Ћ»-Ќ≈ 68 - входы 27 и 28. ¬ыходами блока †вл†ютс† выходы
—траница: 6
RU 2 337 462 C1
5
10
15
20
25
30
35
40
45
50
элементов 63-68.
Ќа фиг.10 приведен блок управлени† транзисторами 22. Ѕлок состоит из конъюнкторов
69-74. их входам подключены выходы блоков 19 (обозначенный как 54), 20
(обозначенный как 59), 21 (обозначенные как 63-68). ¬ходами конъюнктора 69 †вл†ютс†
входы 63 и 54, конъюнктора 70 - входы 64 и 59, конъюнктора 71 - входы 65 и 54,
конъюнктора 72 - входы 66 и 59, конъюнктора 73 - входы 67 и 54, конъюнктора 74 входы 68 и 59. ¬ыходы конъюнкторов 69-74 †вл†ютс† выходами всего блока.
”стройство управлени† преобразователем трехфазного напр†жени† в высокочастотное
однофазное реализующее за†вл†емый способ управлени† работает следующим образом.
ѕониженные трансформаторами 23, 24, 25 фазные напр†жени† uA, uB, uC поступают на
входы компараторов 26, 27, 28 таким образом, что компаратор 26 сравнивает
напр†жени† uB и uA, компаратор 27 - uC и uB, компаратор 28 - uC и uA. ѕоэтому на выходах
компараторов 26, 27, 28 по†вл†етс† логическа† "1", если uB>uA, uC>uB, uC>uA,
соостветственно. Ќа фиг.2,б показана последовательность выходных сигналов
компараторов 26, 27, 28.
—хема генератора тактовых сигналов имеет два динамических состо†ни†. ¬ первом из
них, когда на выходе инвертора 29 состо†ние лог."1" (выход инвертора 30 лог."0"),
конденсатор 32 зар†жаетс†. ¬ процессе зар†да напр†жение на входе инвертора 29
возрастает, и при достижении значени† Uпор=0,5Uпит происходит скачкообразный переход
во второе динамическое состо†ние, в котором на выходах инвертора 29 лог."0",
инвертора 30 - "1". ¬ этом состо†нии происходит перезар†д емкости (разр†д) током
обратного направлени†. ѕри достижении напр†жени† на конденсаторе 32 Uпор происходит
возврат схемы в первое динамическое состо†ние. ƒиаграмма напр†жений приведена на
фиг 3, б. ƒлительность импульсов (tи) и пауза (tп) будут почти одинаковыми: tи=tп=0,7R—
(где R - сопротивление резистора 31, — - емкость конденсатора 32). —табильность
частоты обеспечиваетс† кварцевым резонатором 33. „астота импульсов и их стабильность
в этом случае у генератора задаетс† параметрами кварцевого резонатора.
—игналы от блока сравнени† фазных напр†жений 14 поступают на три D-триггера 34, 35,
36 блока генерации сигналов начала подачи пакета управл†ющих сигналов на каждый
транзистор 21. D-триггеры осуществл†ют задержку вход†щих сигналов на один такт
(тактовый сигнал поступает на тактовые входы D-триггеров от тактового генератора 15).
“ри элемента »— Ћё„јёў≈≈ »Ћ» - 37, 38, 39 - сравнивают сигналы до и после Dтриггеров. “аким образом, на выходе элементов 37, 38, 39 возникает "1", если сигнал
на входе соответствующего D-триггера измен†етс†. ƒизъюнктор 40 объедин†ет выходы
элементов 37, 38, 38 и дает на выходе "1", если хоть на одном входе присутствует "1".
“аким образом, блок формирует импульсы шириной “/6, где “ - период изменени†
напр†жени† питающей сети (фиг.4,б).
»мпульсы с блока 16 поступают на блок 17 - генератор временных интервалов между
управл†ющими импульсами. —игналы с входа поступают на сбрасывающие входы
счетчиков 41 и 42. “аким образом, каждый входной сигнал заставл†ет счетчик 41
начинать отсчет заново. ќтсчет идет со скоростью тактового сигнала, поступающего от
генератора тактовых импульсов на счетный вход счетчика 41. «начение счетчика 41
сравниваетс† компаратором 44 с числом (8 бит) на выходах ѕ«” 43 (эти 8 бит выбираютс†
из 32, хранимых в ѕ«” в соответствии со значением счетчика 42). ѕри утвердительном
результате сравнени† лог."1" на выходе компаратора через дизъюнктор 45 поступают на
вход сброса счетчика 41. аждое обнуление счетчика фиксируетс† элементом »Ћ»-Ќ≈ 46,
на его выходе в этом случае по†вл†етс† лог."1", котора†, во-первых, попадает на выход
всего блока и, во-вторых, позвол†ет конъюнктору 47 пропустить очередной тактовый
сигнал со входа 30 на тактовый вход счетчика 42. “аким образом, следующее значение
счетчика 42 влечет за собой по†вление на выходах ѕ«” 43 следующего хранимого в нем
числа. ¬ результате каждый вход†щий сигнал влечет по†вление на выходе
последовательности импульсов с интервалами между ними, соответствующими
записанным в ѕ«” значени†м, а именно дискретным представлени†м функции изменени†
—траница: 7
RU 2 337 462 C1
длительности интервалов управлени† ключами
5
10
15
20
25
30
35
40
45
50
номер интервала.
»мпульсы с блока 17 поступают на делитель временных интервалов 18. ¬ зависимости
от состо†ни† триггера они будут попадать на выход блока I или II (если триггер в
состо†нии лог."1" - то на выход I, и если лог."0" - то на выход II). ¬ то же врем†
каждый приход†щий импульс будет мен†ть состо†ние триггера на противоположное, что в
результате обеспечит разделение поступающих импульсов на два потока (фиг.6,б).
»мпульсы с выхода I блока 18 поступают на вход 49 формировател† длительности
управл†ющих импульсов 19. ѕришедший импульс устанавливает RS-триггер 54 в лог."1" и
одновременно сбрасывает счетчик 51. —четчик 51 начинает отсчитывать тактовые
импульсы, а компаратор 53 сравнивает его значение со значением, хранимым в ѕ«” 52.
ѕри утвердительном результате сравнени† лог."1", по†вивша†с† на выходе компаратора
53, сбрасывает RS-триггер 54 в лог."0". Ёто преп†тствует поступлению тактового
сигнала со входа 30 через конъюнктор 55 на тактовый вход счетчика 51, вплоть до
следующего входного импульса. ¬ результате каждый приход†щий импульс вызывает
по†вление на выходе блока импульса длительностью, соответствующей записанному в
ѕ«” 52 значению (фиг.7,б).
јналогичным образом работает второй формирователь длительности управл†ющих
импульсов 20 (фиг.8,б).
—игналы от блока сравнени† фазных напр†жений 14 поступают на входы блока выбора
транзисторов 21. ¬ыход элемента 63 равен "1", когда фаза ј больше ¬ и —, т.е. вход 26
= "0", вход 28 = "0" (это сигнал о включении транзистора 2). ¬ыход элемента 64 равен
"1", когда фаза ј меньше ¬ и —, т.е. вход 26 = "1", вход 28 = "1" (это сигнал о
включение транзистора 1). ¬ыход элемента 65 равен "1", когда фаза ¬ больше ј и —,
т.е. вход 26 = "1", вход 27 = "0" (это сигнал о включении транзистора 4). ¬ыход
элемента 66 равен "1", когда фаза ¬ меньше ј и —, т.е. вход 26 = "0", вход 27 = "1"
(это сигнал о включении транзистора 3). ¬ыход элемента 67 равен "1", когда фаза —
больше ј и ¬, т.е. вход 27 = "1", вход 29 = "1" (это сигнал о включении транзистора
6). ¬ыход элемента 68 равен "1", когда фаза — меньше ј и ¬, т.е. вход 27 = "0", вход
28 = "0" (это сигнал о включении транзистора 5).
¬ыходные сигналы блоков 19, 20, 21 поступают на блок управлени† транзисторами 22.
Ќа входы конъюнкторов 69-74 подаютс† выходные сигналы блока 14 по одному
соответственно, и в зависимости от их значени† - "0" или "1" - определ†етс†, на вход
какого транзистора пойдут пакеты управл†ющих импульсов, поступающих от блоков 19 и
20.
ак распредел†ютс† управл†ющие импульсы в результате работы системы управлени†
показано на фиг.11.
“аким образом, система управлени† формирует дл† каждого транзистора пакеты
управл†ющих импульсов, интервалы между которыми измен†ютс† по закону
дл† стабилизации выходной мощности.
‘ормула изобретени†
1. —пособ управлени† преобразователем трехфазного напр†жени† в высокочастотное
однофазное, выполненного на соединенных в звезду парах встречно-параллельно
включенных ключей, подключенных к трем фазам питающего напр†жени† и нагрузке, путем
подачи с помощью устройства управлени† импульсов на силовые ключи, при этом дл†
каждого ключа формируют пакет импульсов с длительностью каждого пакета “/6,
отличающийс† тем, что временные интервалы между подаваемыми импульсами
определ†ютс† из соотношени†
, где “ - период изменени†
—траница: 8
CL
, где n -
RU 2 337 462 C1
5
10
15
20
синусоидального напр†жени† питающей сети, N - число импульсов в пакете, n - номер
интервала (n=1чN) и формируют длительность импульса в соответствии с записанным в
ѕ«” устройства управлени† значением.
2. ”стройство управлени† дл† реализации способа по п.1, отличающеес† тем, что
выполнено следующим образом: к трем фазам питающего напр†жени† подключен блок
сравнени† фазных напр†жений, выход генератора тактовых сигналов подключен ко входам
блока генерации сигнала начала подачи пакета управл†ющих сигналов на каждый силовой
транзистор, генератора временных интервалов, делител† временных интервалов на два
потока, двух формирователей длительности управл†ющих импульсов, выходы блока
сравнени† фазных напр†жений подключены ко входу блока генерации начала подачи
пакета управл†ющих сигналов на каждый силовой транзистор и входу блока выбора
транзисторов, выход блока генерации начала подачи пакета управл†ющих сигналов на
каждый силовой транзистор подключен ко входу генератора временных интервалов, выход
генератора временных интервалов подключен к входу делител† временных интервалов на
два потока, выход генератора временных интервалов подключен к входам
формирователей длительности управл†ющих импульсов, выходы формирователей
длительности управл†ющих импульсов и выходы блока выбора транзисторов подключены к
входам блока управлени† транзисторами, выходы блока управлени† транзисторами
подключены к базам силовых ключей.
3. ”стройство по п.2, отличающеес† тем, что в качестве силовых ключей используютс†
IGBT-транзисторы.
25
30
35
40
45
50
—траница: 9
RU 2 337 462 C1
—траница: 10
DR
RU 2 337 462 C1
—траница: 11
RU 2 337 462 C1
—траница: 12
RU 2 337 462 C1
—траница: 13
RU 2 337 462 C1
—траница: 14
RU 2 337 462 C1
—траница: 15
RU 2 337 462 C1
—траница: 16
RU 2 337 462 C1
—траница: 17
RU 2 337 462 C1
—траница: 18
RU 2 337 462 C1
—траница: 19
RU 2 337 462 C1
—траница: 20
Документ
Категория
Без категории
Просмотров
0
Размер файла
567 Кб
Теги
1/--страниц
Пожаловаться на содержимое документа