close

Вход

Забыли?

вход по аккаунту

?

4

код для вставкиСкачать
 4 Выбор структуры и алгоритма функционирования кодопреобразователя
4.1 Структурная схема кодопреобразователя
Проектируемое цифровое устройство представляет собой кодопреобразователь, реализующий одноключевой шифр простой замены с контролем по четности входного кода и формированием контрольного бита на выходе устройства.
Структурная схема типового разрабатываемого цифрового устройства
представлена на рисунке 4.1.1
Рис. 4.1.1 Структурная схема типового разрабатываемого цифрового устройства
4.2 Статическое описание структуры и назначения составных узлов кодопреобразователя
Проектируемое устройство содержит входную и выходную шину
данных, входной и выходной регистры, входной и выходной узел контроля по четности (сумматоры по модулю 2), комбинационное цифровое устройство с пятью входами и четырьмя выходами.
При этом входная шина включает 5 информационных входов, один вход контрольного бита (бит контроля по четности) и 3 управляющих входа (сброс элементов памяти устройства - установка начального состояния, запись информации во входной регистр и запись информации перекодирования в выходной регистр).
Выходная шина данных содержит 4 информационных входа, один вход контрольного бита (контроль по четности), и один выход сигнала управления "ошибка, контроль записи".
Входной регистр RG1 предназначен для записи и хранения 5 информационных бит, одного бита контроля по четности, и состоит из 6
элементов памяти (триггеров). Выходной регистр RG2 предназначен для
записи и хранения 4-х информационных бит, одного бита контроля по
четности, и состоит из 5 элементов памяти (триггеров). Входной и выходной узлы контроля по четности представляют собой соответственно 6-входовой и 4-х входовый сумматоры по модулю 2, и предназначены для контроля достоверности входных информационных сигналов и формирования контрольного бита выходных информационных сигналов.
Комбинационное цифровое устройство представляет собой цифровой
автомат без памяти и предназначено для преобразования входных данных
представленных с помощью алфавита зашифрованного текста символами,
взятыми из множества {0,...,31} мощности 16, в выходные данные (открытый
текст), алфавит которого представлен символами множества {0,...,15}
мощности 16.[3,87]
4.3 динамическое описание кодопреобразователя, блок схема алгоритма функционирования кодопреобразователя
Начало функционирования спроектированного устройства совпадает с
поступлением на соответствующий управляющий вход сигнала "сброс", который устанавливает регистры RG1 и RG2 в исходное состояние (нулевое при использовании прямой логики и единичное при использовании
инверсной логики).
С поступлением первого синхроимпульса (по спаду или фронту) входное кодовое слово (6 бит) записывается во входной регистр RGJ, с выхода которого сигнал поступает на входы входного узла контроля по четности и входы комбинационного цифрового устройства. Если во входном кодовом слове ошибка не обнаружена, то через интервал времени, необходимый для формирования устойчивого сигнала - результата преобразования на выходе комбинационного цифрового устройства, на управляющий вход устройства "запись выходного сигнала" поступит второй синхроимпульс по спаду или фронту которого, результат преобразования кодового слова в комбинационном цифровом устройстве запишется в выходной регистр RG2.
С выхода регистра RG2 сигналы поступают в выходную шину данных
устройства и на входы выходного узла контроля по четности, с выхода которого, бит контроля по четности поступает в выходную шину данных.
Если во входном кодовом слове была обнаружена ошибка, то нулевой
сигнал с инверсного выхода входного узла контроля поступит на второй вход
логического элемента И (конъюнктора - схемы совпадения), который
запретит прохождение второго синхроимпульса на синхровход регистра RG2,
и тем самым не допустит записи искаженных данных.[3,89]
Блок схема алгоритма функционирования кодопреобразователя
представлена на рисунке 4.3.1;
Документ
Категория
Разное
Просмотров
35
Размер файла
58 Кб
Теги
1/--страниц
Пожаловаться на содержимое документа