close

Вход

Забыли?

вход по аккаунту

?

FR2516310A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (22/ 67)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Molecule
(7/ 37)
[6][_]
silicon
(16)
[7][_]
silicon nitride
(6)
[8][_]
phosphorus
(5)
[9][_]
boron
(5)
[10][_]
P++
(2)
[11][_]
aluminium
(2)
[12][_]
DES
(1)
[13][_]
Gene Or Protein
(6/ 18)
[14][_]
Etre
(8)
[15][_]
Est-a
(4)
[16][_]
DANS
(3)
[17][_]
EDL
(1)
[18][_]
De5
(1)
[19][_]
Trou
(1)
[20][_]
Physical
(7/ 8)
[21][_]
de 120 keV
(2)
[22][_]
de 30 cm/s
(1)
[23][_]
8 watts
(1)
[24][_]
de 4 um
(1)
[25][_]
de 0,9 volt
(1)
[26][_]
-5 volts
(1)
[27][_]
120 cm/V
(1)
[28][_]
Generic
(1/ 3)
[29][_]
oxides
(3)
[30][_]
Organism
(1/ 1)
[31][_]
lice
(1)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2516310A1
Family ID 8047474
Probable Assignee Demoulin Eric
Publication Year 1983
Title
_________________________________________________________________
FR Title PROCEDE DE FABRICATION D'UN INVERSEUR CMOS EMPILE
EN Title STACKED CMOS INVERTER MFR. FOR HIGH DENSITY INTEGRATION - HAS
P-CHANNEL AND N-CHANNEL MOS TRANSISTORS WITH DRAINS IN DIRECT CONTACT
Abstract
_________________________________________________________________
L'INVENTION CONCERNE UN PROCEDE DE FABRICATION D'UN INVERSEUR CMOS.
CE PROCEDE CONSISTE A RECOUVRIR UN SUBSTRAT EN silicon DE TYPE P 2
D'UNE PREMIERE COUCHE DE SILICE 10, A REALISER SUR LA PREMIERE COUCHE
DE SILICE 10, DANS UNE PREMIERE COUCHE DE POLYSILICIUM 12 DE TYPE N,
LA GRILLE DE L'INVERSEUR, A REALISER DANS LE SUBSTRAT EN silicon 2 DE
TYPE P, LE TRANSISTOR MOS A CANAL N, A RECOUVRIR LA GRILLE DE
L'INVERSEUR ET LA SOURCE 16 DU TRANSISTOR MOS A CANAL N D'UNE SECONDE
COUCHE DE SILICE 20, A REALISER SUR LA SECONDE COUCHE DE SILICE 20 ET
SUR LE DRAIN 18 DU TRANSISTOR MOS A CANAL N, DANS UNE SECONDE COUCHE
DE POLYSILICIUM 24 DE TYPE N-, LE TRANSISTOR MOS A CANAL P DE FACON
QUE LES DRAINS 18, 32 DES DEUX TRANSISTORS MOS SOIENT DIRECTEMENT EN
CONTACT, ET A REALISER LES DIFFERENTS CONTACTS ET CONNEXIONS
ELECTRIQUES 36 DE L'INVERSEUR.
The inverter is formed by an n-channel MOS transistor stacked with a
p-channel MOS transistor. A p-type silicon substrate (20) is coated
with a first layer of silica (10). The gate of the inverter is formed
in a first layer of n plus-type polysilicon (12) on the first silica
layer. An n-channel MOS transistor is then formed in the p-type
silicon substrate by implantation of donor ions to define the source
(16) and drain (18). The inverter gate and source of this transistor
are then covered by a second layer of silica (20). A p-channel MOS
transistor is then formed in a second layer of n-type polysilicon (24)
on the second layer of silica (20) and the drain of the n-channel MOS
transistors. This is achieved by covering that part of the second
n-type polysilicon layer which is above the central region of the
inverter gate with a third layer of silica (28), and by implantation
of the second layer of n-type polysilicon (24) with acceptor ions to
define the source (30) and the drain (32). The drains of the two MOS
transistors are thus in direct contact with each other. Finally,
various contacts and connections of the inverter are formed.
Description
_________________________________________________________________
La presente invention a pour objet un procede de fabrication d'un
inverseur CMOS empile. Elle s'applique notamment dans le domaine de
fabrication de circuits integres.
Les inverseurs CMOS sont generalement constitues d'un transistor MOS a
canal P et d'un transistor MOS a canal N branches en serie. La liaison
electrique entre ces deux transistors est generalement realisee au
niveau de leur drains. Afin d'obtenir une bonne integration de ce type
d'inverseur, les deux transistors MOS peuvent etre empiles,
c'est-a-dire disposes l'un au-dessus de l'autre. En general, lorsque
les deux transistors MOS sont empiles, le transistor superieur est le
transistor MOS a canal N et le transistor inferieur est le transistor
MOS a canal P.
Un procede de fabrication d'un tel inverseur
CMOS a ete decrit dans un article intitule "One-gatewide CMOS inverter
on laser-recrystallized polysilicon" de J.F. Gibbons et K.F. tee paru
dans I.E.E.E.
Electron Device Letters, vol. EDL-1 n06, Juin 1980.
Ces inverseurs CMOS presentent malheureusement d'importantes capacites
parasites affectant les caracteristiques electriques de ces
inverseurs. Ces capacites parasites sont surtout liees au fait que la
totalite du transistor superieur se trouve au-dessus de la grille de
l'inverseur. Par ailleurs, bien que realises sous forme integree, ces
inverseurs CMOS presentent de tres grandes dimensions.
L'invention a justement pour objet un procede de fabrication d'un
inverseur CMOS empile permettant de remedier a ces inconvenients.
Le procede selon l'invention comprend les etapes successives suivantes
- recouvrement d'un substrat en silicon de type P d'une premiere
couche de silice; - realisation sur la premiere couche de silice, dans
une premiere couche de polysilicium de type N+, de la grille de
l'inverseur - realisation, dans le substrat en silicon de type P, du
transistor MOS a canal N; - recouvrement de la grille et de la source
du tran sistor MOS a canal N d'une seconde couche de sili ce -
realisation sur la seconde couche de silice et sur le drain du
transistor MOS a canal N, dans une se conde couche de polysilicium de
type N-, du transis tor MOS a canal P de facon que les drains des deux
transistors MOS soient directement en contact; et, - realisation des
differents contacts et connexions electriques de l'inverseur.
La realisation d'un inverseur CMOS, forme d'un transistor MOS a canal
P et d'un transistor MOS a canal N empiles dont les drains sont
directement en contact permet de diminuer considerablement les
capacites parasites de cet inverseur par rapport aux inverseurs de
l'art anterieur. Par ailleurs, le procede selon l'invention permet de
realiser des inverseurs
CMOS a haute densite d'integration.
Il est a noter que ce procede de fabrication est compatible notamment
avec une technologie NMOS alors que les procedes de fabrication
d'inverseurs
CMOS empiles de l'art anterieur n'etaient compatibles avec aucune
technologie.
Selon un mode prefere de mise en oeuvre du procede selon l'invention,
l'etape de realisation du transistor MOS a canal N se decompose de la
facon suivante: - apres avoir dispose un masque sur la region centrale
de la premiere couche de polysilicium de type N+, attaque de la
premiere couche de silice et de la premiere couche de polysilicium de
type N+; - implantation d'ions electro-donneurs dans le subs trat en
silicon de type P de facon a definir la source et le drain de ce
transistor; - recuit du substrat implante de facon a faire diffu ser
les ions electro-donneurs dans ledit substrat.
Selon un autre mode prefere de mise en oeuvre du procede de
l'invention, avant de realiser le transistor MOS a canal P dans la
seconde couche de polysilicium de type N-, on recouvre d'une couche
antireflechissante cette couche de polysilicium et ce, au-dessus de la
grille de l'inverseur, et on recuit l'inverseur au moyen d'un faisceau
laser balayant ledit inverseur.
Selon un autre mode prefere de mise en oeuvre du procede de
l'invention, l'etape de realisation du transistor MOS a canal P se
decompose de la facon suivante: - apres avoir enleve la couche
antireflechissante, re couvrement de la seconde couche de polysilicium
de type N- et ce, au-dessus de la region centrale de la grille de
l'inverseur, d'une troisieme couche de si- lice; - implantation d'ions
electro-accepteurs dans la se conde couche de polysilicium de type N-
de facon a definir la source et le drain de ce transistor; - recuit de
la seconde couche de polysilicium implan- tee de facon a faire
diffuser les ions electro-ac cepteurs dans ladite couche de
polysilicium.
Selon un autre mode prefere de mise en oeuvre du procede de
l'invention, les ions electro-donneurs sont des ions de phosphorus et
les ions electroaccepteurs sont des ions de boron.
D'autres caracteristiques et avantages de l'invention ressortiront
mieux de la description qui va suivre, donnee a titre illustratif mais
non limitatif, en reference aux figures annexees sur lesquelles
- les figures 1 a 5 representent schematiquement les differentes
etapes du procede de fabrication d'un inverseur CMOS, conformement a
l'invention; et,
- la figure 6 represente schematiquement l'inverseur CMOS obtenu avec
le procede de fabrication selon l'invention.
De facon connue, la premiere etape d'un procede de fabrication de
l'inverseur CMOS, forme d'un transistor MOS a canal P et d'un
transistor MOS a canal N empiles, consiste a realiser les oxydes de
chamoxides de l'inverseur selon une technologie appelee technologie
LOCOS.
Cette premiere etape consiste a recouvrir d'une couche de silicon
nitride un susbstrat en silicon 2, par exemple de type P, dans lequel
va etre realise l'inverseur CMOS. Cette couche de silicon nitride est
deposee uniquement sur la region#du substrat sur laquelle sera
realisee l'inverseur CMOS. Ensuite, de part et d'autre de cette couche
de silicon nitride, on fait diffuser dans le substrat des ions
electro-accepteurs tels que des ions de boron afin de definir deux
regions de type P++ respectivement 4 et 6 puis, on fait croltre a
partir de ces regions P++ une couche de silice 8. Apres croissance de
cette couche de silice, la couche de silicon nitride peut etre
enlevee, par exemple par attaque chimique. La structure obtenue est
representee sur la figure 1.
Apres realisation de ces oxydes de chamoxides, le substrat en silicon
peut etre dope a l'aide d'ions electro-accepteurs tels que des ions de
boron a une dose de 1015 atomes/cm2 afin d'ajuster la tension de seuil
du transistor MOS a canal N qui sera realise ulterieurement dans-ledit
substrat.
Selon l'invention, l'etape suivante du pro cede de fabrication de
l'inverseur CMOS consiste a recouvrir le substrat en silicon 2 de type
P d'une premiere couche de silice 10. Cette couche de silice 10,
generalement obtenue par croissance a partir du substrat en silicon
presente par exemple une epais o seur de 1000 A. Sur cette premiere
couche de silice 10 est ensuite deposee une premiere couche de
polysilicium 12, par exemple de 5 000 A, que l'on dope fortement au
moyen d'ions electro-donneurs tels que des ions de phosphorus de facon
a obtenir une couche de polysilicium de type N+. Cette premiere couche
de polysilicium 12 de type N+ correspond a la grille de l'inverseur
CMOS.
L'etape suivante consiste a effectuer une double oxydation de cette
premiere couche de polysilicium 12, puis a decaper la couche d'oxide
formee de facon a adoucir les asperites que presente la surface de
cette couche de polysilicium. Apres avoir dispose un masque 14 sur la
region centrale de la couche de polysilicium 12 de type N+, on peut
attaquer par exemple de facon chimique la premiere couche de silice 10
ainsi que la premiere couche de polysilicium 12 de type N+. La
structure obtenue, suite a cette attaque chimique, est representee sur
la figure 2.
Les etapes suivantes concernent la realisation du transistor MOS a
canal N. La realisation de ce transistor est effectuee en implantant
des ions electro-donneurs dans le substrat en silicon 2 de facon a
definir la source et le drain de ce transistor MOS a canal N. Cette
implantation peut etre effectuee avec des ions de phosphorus avec une
energiede i2OkeV et une dos~de5.1015 atomes/cm2. Cette implantation
d'ions est ensuite suivie d'une etape de recuit permettant de faire
diffuser les ions implantes dans le substrat 2.
La diffusion thermique des ions electro-donneurs per met d'obtenir
deux regions laterales de type N+ 16 et 18 correspondant
respectivement a la source et au drain du transistor MOS a canal N.
Comme representee sur la figure 3, la realisation du transistor MOS a
canal N est ensuite suivie d'une etape consistant a recouvrir d'une
seconde couche de silice 20 l'ensemble de la structure. Cette couche
de silice 20, presentant par exemple une epaisseur de 1300 A peut etre
obtenue en effectuant une oxydation du substrat 2 et de la premiere
couche de polysilicium 12 de type N+. L'etape suivante consiste a
effectuer le percage d'un trou 22 dans la seconde couche de silice 20
afin de permettre le futur contact entre les drains des deux
transistors MOS.
L'etape suivante consiste a recouvrir l'ensemble de la structure d'une
seconde couche de polysilicium 24, par exemple de 5000 A, puis a doper
cette seconde couche de polysilicium au moyen d'ions electro-donneurs
tels que des ions de phosphorus, par exemple a une dose comprise entre
5,1010 et 5.1012 et a une energie de 120 keV. Ce dopage permet
d'obtenir une couche de polysilicium de type N-.
Sur cette deuxieme couche de polysilicium 24 est ensuite deposee une
couche protectrice et antireflechissante 26, realisee par exemple en
silicon nitride. Ce depot presentant par exemple une epais o seur de
430 A est ensuite decoupe ou attaque chimiquement, apres avoir dispose
un masque 27 sur la partie centrale de la seconde couche de
polysilicium, c'esta-dire au-dessus de la grille de l'inverseur. Apres
cela, l'ensemble de la structure peut etre recuit au moyen d'un
faisceau laser balayant, par exemple a une vitesse de 30 cm/s, toute
la surface de celui-ci, le faisceau laser presentant par exemple une
energie de 5 a 8 watts. Ce faisceau laser permet de recristalliser la
seconde couche de polysilicium 24 et ce, de facon selective etant
donne l'utilisation de la couche protectrice et antireflechissante 26.
Apres avoir enleve la couche antireflechissante 26, la realisation du
transistor MOS a canal P peut avoir lieu. La realisation de ce
transistor MOS a canal P consiste tout d'abord, comme represente sur
la figure 5, a recouvrir la seconde couche de polysilicium 24 de type
N- d'une troisieme couche de silice 28 puis a graver cette couche de
facon qu'elle ne recouvre que la region centrale de la grille. L'etape
suivante consiste a implanter des ions electro-accepteurs dans la
second couche de polysilicium 24 de type Nde facon a definir la source
et le drain du transistor
MOS a canal. Cette implantation peut etre effectuee par exemple avec
des ions de boron avec une energie de 120 keV et une dose de 5.1015
atomes/cm2.
L'im###tat1on d'ions electro-accepteurs est ensuite suivie d'une etape
de recuit permettant de faire diffuser les ions implantes dans la
couche de polysilicium 24. La diffusion thermique des ions
electro-accepteurs permet d'obtenir deux regions laterales de type P+
30 et 32 correspondant respectivement a la source et au drain du
transistor. La reference 31 correspond a la region centrale de la
seconde couche de polysilicium, dans laquelle il n'y a pas eu
diffusion des ions electro-accepteurs.
Il est a noter que contrairement aux inverseurs CMOS empiles de l'art
anterieur le transistor
MOS a canal P est le transistor superieur et le transistor a canal N
le transistor inferieur.
L'etape suivante du procede de fabrication de l'inverseur CMOS
consiste a enlever, par exemple par attaque chimique, la troisieme
couche de silice 28 puis a decouper la seconde couche de polysilicium
24 afin de realiser les differents contacts electriques de l'inverseur
et notamment ceux de la grille de l'inverseur et ceux des sources des
deux transistors MOS.
L'ensemble de la structure est ensuite recouvert d'une quatrieme
couche de silice 34, comme represente sur la figure 6, que l'on grave
de facon a degager les differents contacts. L'ensemble de la structure
est alors recouvert d'une couche metallique 36, par exemple en
aluminium, que l'on grave de facon a realiser les differentes
connexions de l'inverseur CMOS. L'ensemble est ensuite recuit par
exemple a une temperature voisine de 4650C.
Le procede de fabrication selon l'invention permet d'obtenir des
inverseurs CMOS, dont la structure finale est schematisee sur la
figure 6, presentant une epaisseur de 4 um et une surface de 20x20
ut2. Il est a noter que ceux de l'art anterieur presentaient une
epaisseur de 50 wm et une surface de 100x100 um2.
La petitesse des inverseurs CMOS obtenus selon le procede de
fabrication, conformement a l'invention, resulte, principalement du
fait que les drains des deux transistor MOS sont en contact direct. De
plus, ce contact direct pemet de diminuer considerablement les
capacites parasites des inverseurs CMOS. Enfin, ce contact direct
permet d'effectuer une epitaxie laterale de la seconde couche de
polysilicium a partir des regions N+ diffusee dans le substrat en
silicon.
Le procede de fabrication, selon l'invention, compatible avec une
technologie NMOS permet d'obtenir des inverseur CMOS dont les
caracteristiques sont les suivantes: - la tension de seuil du
transistor MOS a canal N est de 0,9 volt; - la tension de seuil du
transistor MOS a canal P est de -8 a -5 volts; et - la mobilite des
trous dans le transistor MOS a canal
P est de 50 a 120 cm/V.
Claims
_________________________________________________________________
REVENDICATIONS
1. Procede de fabrication d'un inverseurCMOS forme d'un transistor MOS
a canal N et d'un transistor MOS a canal P empiles, caracterise en ce
qu'il comprend les etapes successives suivantes: - recouvrement d'un
substrat en silicon de type P (2)d'une premiere couche de silice (10);
- realisation sur la premiere couche de silice (10),dans une premiere
couche de polysilicium (12) de type N+, de la grille de l'inverseur; -
realisation, dans le substrat en silicon (2) de type P, du transistor
MOS a canal N; - recouvrement de la grille de l'inverseur et de
lasource (16) du transistor MOS a canal N d'une seconde couche de
silice (20);; - realisation sur la seconde couche de silice (20) etsur
le drain (18) du transistor MOS a canal N, dansune seconde couche de
polysilicium (24) de type N-,du transistor MOS a canal P de facon que
les drains(18, 32) des deux transistors MOS soient directementen
contact; et, - realisation des differents contacts et
connexionselectriques (36) de l'inverseur.
2. Procede de fabrication selon la revendication 1, caracterise en ce
que l'etape de realisation du transistor MOS a canal N se decompose de
la facon suivante: - apres avoir dispose un masque (14) sur la
regioncentrale de la premiere couche de polysilicium (12)de type N+,
attaque de la premiere couche de silice(10) et de la premiere couche
de polysilicium (12)de type N+ - implantation d'ions electro-donneurs
dans le substrat (2) en silicon de type P de facon a definir lasource
(16, 18) et le drain de ce transistor; - recuit du substrat (2 greater
than implante de facon a fairediffuser les ions electro-donneurs dans
ledit substrat.
3. Procede de fabrication selon la revendication 2, caracterise en ce
que, avant de realiser le transistor MOS a canal P dans la seconde
couche de polysilicium (24) de type N-, on recouvre d'une couche
antireflechissante (26) cette couche de polysilicium et, ce au-dessus
de la grille de L'inverseur, et en ce que l'on recuit l'inverseur au
moyen d'un faisceau laser balayant ledit inverseur.
4. Procede de fabrication selon la revendication 3, caracterise en ce
que l'etape de realisation du transistor MOS a canal P se decompose de
la facon suivante: - apres avoir enleve la couche
antireflechissante(26), recouvrement de la seconde couche de
polysilicium (24) de type N- et ce, au-dessus de la regioncentrale de
la grille de l'inverseur, d'une troisieme couche de silice (28); -
implantation d'ions electro-accepteurs dans la seconde couche de
polysilicium (24) de type N- de facon a definir la source (30) et le
drain (32) de cetransistor; - recuit de la seconde couche de
polysilicium (24) implantee de facon a faire diffuser les ions
electroaccepteurs dans ladite couche de polysilicium.
5. Procede de fabrication selon la revendication 4, caracterise en ce
que l'etape de realisation des contacts et des connexions electriques
de l'inverseur se decompose de la facon suivante: - apres avoir enleve
la troisieme couche de silice(28), realisation des contacts de la
grille de l'in-verseur ainsi que des contacts des sources des
transistors MOS - recouvrement de la seconde couche de
polysilicium(24) d'une quatrieme couche de silice (34) - depot sur
toute la surface de l'inverseur d'une couche metallique (36); et, -
realisation d'une gravure de ladite couche metallique.
6. Procede de fabrication selon la revendication 2, caracterise en ce
que les ions electro-donneurs sont des ions de phosphorus.
7. Procede de fabrication selon la revendication 3, caracterise en ce
que la couche antireflechissante (26) est une couche de silicon
nitride.
8. Procede de fabrication selon la revendication 4, caracterise en ce
que les ions electro-accepteurs sont des ions de boron.
9. Procede de fabrication selon la revendication 5, caracterise en ce
que la couche metallique (36) est une couche d'aluminium.
? ?
Display vertical position markers.<br/><br/>This option will display
the relative positions of currently selected key terms within the full
document length.<br/><br/>You can then click the markers to jump to
general locations within the document, or to specific discoveries if
you know whereabouts in the document they occur. [34][_]
Open a preview window.<br/><br/>This window will provide a preview of
any discovery (or vertical marker) when you mouse over
it.<br/><br/>The preview window is draggable so you may place it
wherever you like on the page. [35][_]
[static.png]
[close.png]
Discovery Preview
(Mouse over discovery items)
[textmine.svg] textmine Discovery
« Previous
Multiple Definitions ()
Next »
Enlarge Image (BUTTON) ChemSpider (BUTTON) PubChem (BUTTON) Close
(BUTTON) X
(BUTTON) Close
(BUTTON) X
TextMine: Publication Composition
FR2516310
(BUTTON) Print/ Download (BUTTON) Close
1. Welcome to TextMine.
The TextMine service has been carefully designed to help you
investigate, understand, assess and make discoveries within patent
publications, quickly, easily and efficiently.
This tour will quickly guide you through the main features.
Please use the "Next" button in each case to move to the next step
of the tour (or you can use [Esc] to quit early if you don't want
to finish the tour).
2. The main menu (on the left) contains features that will help you
delve into the patent and better understand the publication.
The main feature being the list of found items (seperated into
colour coded categories).
3. Click the Minesoft logo at any time to reset TextMine to it's
initial (start) state.
4. You can select which part of the document you'd like to view by
using the pull down menu here.
You can select "Full Text" to view the entire document.
5. For non-latin languages, (in most cases) full text translations
are available, you can toggle them on and off here.
You can also toggle the inline discovery translations between
English and their original language.
6. The pie chart icon will open a basic statistical breakdown of the
publication.
7. The sort icon allows you to sort the listed categories based on
the number of instances found.
Click to toggle between ascending and descending.
8. You can use the refine box to refine the discovered items in the
sections below.
Simply type what you are looking for, any items that do not match
will be temporarily hidden.
9. The publication has been analysed and we have identified items
within it that fit into these categories.
The specific items found are listed within the category headings.
Click the section header to open that section and view all the
identitfied items in that section.
If you click the checkbox all items in that section will be
highlighted in the publication (to the right).
The best thing to do is to experiment by opening the sections and
selecting and unselecting checkboxes.
10. The main output window contains the publication full text (or part
thereof if selected).
11. The Tools section contains tools to help you navigate the
"discovered" (highlighted) items of interest.
The arrows and counter let you move through the highlighted items
in order.
12. Other tools include a "Preview" option [ [preview.png] ] and the
ability to mark the relative locations of highlighted items by
using the "Marker" option [ [marker.png] ].
Try these out to best understand how they work, and to discover if
they are of use to you.
13. Items selected from the menu on the left will be highlighted in
the main publication section (here in the middle of the screen).
Click them for further information and insights (including
chemical structure diagrams where available).
14. Please experiment with TextMine - you cannot make any permanent
changes or break anything and once your session is closed (you've
log out) all your activity is destroyed.
Please contact Minesoft Customer Support if you have any questions
or queries at: support@minesoft.com
[36]____________________
[37]____________________
[38]____________________
[39]____________________
[40]____________________
[41]____________________
[42]____________________
[43]____________________
[44]____________________
[45]____________________
[BUTTON Input] (not implemented)_____ [BUTTON Input] (not
implemented)_____
Документ
Категория
Без категории
Просмотров
1
Размер файла
29 Кб
Теги
fr2516310a1
1/--страниц
Пожаловаться на содержимое документа