close

Вход

Забыли?

вход по аккаунту

?

FR2518778A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (19/ 128)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Gene Or Protein
(9/ 111)
[6][_]
RLP
(97)
[7][_]
Tre
(5)
[8][_]
Etre
(2)
[9][_]
Est A
(2)
[10][_]
RELP
(1)
[11][_]
Gne
(1)
[12][_]
RILP
(1)
[13][_]
RLIP
(1)
[14][_]
Sepa
(1)
[15][_]
Physical
(7/ 13)
[16][_]
six bits
(6)
[17][_]
14 bits
(2)
[18][_]
de 25 percent de
(1)
[19][_]
de 18 bits
(1)
[20][_]
de 20 percent
(1)
[21][_]
de 50 percent
(1)
[22][_]
36 bits
(1)
[23][_]
Molecule
(2/ 3)
[24][_]
depen
(2)
[25][_]
minee
(1)
[26][_]
Disease
(1/ 1)
[27][_]
Tic
(1)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2518778A1
Family ID 2037639
Probable Assignee At And T Bell Lab
Publication Year 1983
Title
_________________________________________________________________
FR Title MACHINE A COMMANDE PAR PROGRAMME ENREGISTRE
Abstract
_________________________________________________________________
L'INVENTION CONCERNE L'INFORMATIQUE.
Description
_________________________________________________________________
la presente invention concerne une machine a comman-
de par programme enregistre comprenant au moins trois reseaux logiques
comportant chacun un registre d'entree et un registre de sortie, l'un
des registres de sortie comportant une zone de bits qui comprend au
moins des premiere, seconde et troisieme sous-sections ayant
respectivement M, k et j bits, un circuit d'horloge capable de definir
au moins deux cycles d'horloge, et le premier cycle d'horloge du
circuit d'horloge (2) etant utilise pour l'application d'un signal
d'horloge aux registres
de sortie sur une phase d'un cycle d'horloge.
le document IEE International Solid State Circuit Conference, 18-20
fevrier 1981, vendredi 20 fevrier, FAM 16 5 decrit l'utilisation de
circuits entre des bascules mattre et
esclave pour permettre d'utiliser des reseaux logiques program-
m 6 S (RLP) de taille reduite dans des microprocesseurs pour remplir
la fonction des RELP de taille relativement grande de l'art anterieur
Ce document decrit egalement la realisation
d'une structure de commande de RLP hierarchisee pour des mi-
croprocesseurs.
Dans le document precedent, la transmission selecti-
ve d'impulsions d'horloge appliquees au registre d'entree d'un RLP, en
particulier lorsque cette transmission s'effectue sous
la commande d'un autre RLP, permet a un RLP d'une taille don-
nee de coordonner un repertoire d'actions relativement enrichi.
Ce document decrit egalement l'application selective de don-
nees a un registre d'entree d'un RLP sous la commande d'un
second RIP On a montre que des structures du type decrit per-
mettaient, entre autres, une reduction de 25 percent de l'aire occu-
pee par un RL Po Cepen-dant, l'aire occupee a-la surface de pu-
ces de circuit integre est continuellement une question pri-
mordiale Par consequent, le concepteur dezcircuits integres est
confronte au probleme constant qui consiste a realiser des nombres
croissants de fonctions avec de moins en moins
d'aire occupee a la surface de la puce.
Le probleme est resolu conformement a l'invention
par une machine a commande par programme enregistre qui com-
prend un circuit destine a appliquer les bits de la premiere
sous-section a des bornes d'entree selectionnees de chaque registre
parmi deux des registres d'entree, des second et
troisieme circuits de portes destines a appliquer selective-
ment les bits sur les bornes d'entree selectionnees pendant
une autre phase du cycle d'horloge (01)' les second et troi-
sieme circuits de porte fonctionnant respectivement sous la
dependance des bits des seconde et troisieme sous-sections.
L'invention sera mieux comprise a la lecture de la
description qui va suivre d'un mode de realisation et en se
referant aux dessins annexes sur lesquels: -
la figure 1 montre une representation schematique d'une seule puce de
semiconducteur dans laquelle est defini un microprocesseur; Ia figure
2 montre une representation schematique d'une structure de RLP
hierarchisee conforme a un mode de realisation de l'invention; Ia
figure 3 montre une representation schematique d'une partie de la
structure de la figure 2; et la figure 4 montre une representation
schematique des donnees contenues dans un RIP representatif conforme
au
mode de realisation de la figure 2.
La figure 1 montre de facon schematique un micro-
processeur 10 en circuit integre a semiconducteur Le micro-
processeur presente une organisation qui comprend une partie de RLP,
11, une partie de commande 12 et une partie de voies de donnees 13 On
envisage ici l'organisation de la partie de RLP et de la partie de
commande du microprocesseur, ainsi que la maniere selon laquelle cette
organisation commande le
fonctionnement du microprocesseur.
Ia figure 2 montre une partie d'un microprocesseur 20, encadree en
trait mixte, et une memoire 21 externe au mi- croprocesseur Le
microprocesseur comprend un RLP PRINCIPAL 23, un RLP PRELEVEMENT 24,
un RLP ARITHMETIQUE 25, et un RLP MACRO 26 Le RLP 24 est associe a des
registres d'utilisateur, 31, 32 37 et a des separateurs a trois etats
associes 38 i Le RLP 25 est associe a une unite arithmetique et
logique
Le microprocesseur comprend egalement deux registres tem-
poraires 41 et 42 et un bus de donnees 43 commandes par le RIP Les
entrees et sorties (E/S) de donnees et de commande
sont respectivement designees par les references 44 et 45.
Chaque RLP comprend un decodeur et une memoire mor-
te, avec des registres d'entree et de sortie respectifs asso-
cies Plus precisement, le RLP 23 comprend un decodeur 50, une memoire
morte 51 et des registres d'entree et de sortie associes portant
respectivement les references 52 et 53 le
RLP 24 comprend un decodeur 60, une memoire morte 61, un re-
gistre d'entree 62 (A et B) et un registre de sortie 63 De
facon similaire, le RLP 25 comprend un decodeur 70, une memoi-
re morte 71, un registre d'entree 72 et un registre de sortie 73 Le
RLP 26 comprend un decodeur 80, une memoire morte 81,
un registre d'entree 82 et un registre de sortie 83.
Les sorties du RLP PRINCIPAL 23 sont connectees aux entrees des RIP
24, 25 et 26 pour coordonner le fonctionnement de ces derniers Plus
precisement, le registre de sortie 53 du RLP 23 comporte un certain
nombre de zones de sortie ayant differents nombres de bits, comme on
l'envisagera ci-apres de
facon plus complete en relation avec la figure 3 Ces diffe-
rentes zones sont appliquees a des lignes de sortie a un seul bit et a
plusieurs bits qui sont representees par les lignes
, 91, 92, 93 et 94 La ligne 90 represente une zone de sor-
tie a un seul bit et elle est connectee a une entree d'un circuit ET
95 Une horloge (non representee) est connectee a une autre entree du
circuit 95 de maniere a appliquer une
impulsion d'horloge 01 On adoptera la convention selon la-
quelle les impulsions d'horloge 01 et 02 sont respectivement
appliquees aux registres d'entree et de sortie d'un RLP la sortie du
circuit ET 95 est connectee a l'entree d'horloge du
registre 82 du RLP 26.
la ligne 91 (a plusieurs bits) se divise en lignes 91 A et 91 B La
ligne 91 A est connectee aux entrees (donnees)
du registre 82 du RLP 26 la ligne 91 B est connectees auxen-
trees (donnees) du registre 62 B du RLP 24 le registre 62 est
represente ici en deux parties, 62 A et 62 B, pour representer la
condition qui consiste en ce que les bits de donnees de chacune des
deux parties peuvent etre bloques (ou transmis par un signal
d'horloge) de facon independante, comme il est
envisage ci-apres de facon plus complete La ligne 92 est con-
nectee a une entree d'un circuit ET 100 L'horloge est connec-
tee a une autre entree du circuit ET 100 pour appliquer une impulsion
01, comme indique la sortie du circuit ET 100 est connectee a l'entree
(horloge) du registre 62 B la ligne 93
est connectee au registre d'entree 72 du RIP 25 On peut ain-
si voir que le RLP PRINCIPAL 23 applique ses signaux de sortie
aux trois autres RLP representes sur la figure 2, et les si-
gnaux de sortie correspondant a la ligne -91 sont appliques
selectivement a l'un ou l'autre des RLP 24 ou 26, ou aux deux,
pour accomplir un nombre d'actions exigees avec un RIP relati-
vement petit.
le RLP PRINCIPAL coordonne le fonctionnement con-
joint d'ensemble des RIP restants dans le mode de realisation
represente a titre d'exemple sur la figure 2, sous la depen-
dance de codes d'operations (instructions) qui sont appliques soit par
l'entree/sortie 44, par l'intermediaire de la ligne 103, soit par le
RLP MACRO 26, par l'intermediaire de la ligne et de l'entree/sortie de
commande 45 L'entree/sortie de commande fonctionne elle-meme sous la
dependance de l'entree de commande CI, provenant du registre de sortie
83 du RP 26 la ligne 111 represente des connexions d'une zone a
plusieurs bits entre l'entree/sortie de commande 45 et la memoire 21,
qu'on utilise pour commander la memoire la zone a plusieurs bits
representee par la ligne 110 est connectee entre l'entree/ sortie de
commande 45 et le registre 83 la ligne 113 connecte la memoire 21 et
l'entree/sortie 44 et represente une zone a plusieurs bits (adresse et
donnees), comme il est courant dans
les microprocesseurs.
Les RLP 23, 24 et 25 sont mutuellement interconnec-
tes Par exemple, le registre de sortie du RLP 25 est concu de facon a
appliquer des signaux de sortie au registre d'entree 52 du RLP 23,
comme il est represente par la ligne 112 De plus, le registre de
sortie 63 du RLP 24 est concu de facon a appliquer des bits de sortie
uniques aux entrees de circuits ET 117 et 118, comme le representent
respectivement les lignes 119 et 120 l'horloge est connectee de facon
a appliquer des
impulsions 01 a l'autre entree de chacun de ces circuits ET.
les sorties des circuits ET 117 et 118 sont respectivement con-
nectees aux entrees d'horloge des registres 52 et 72 Ainsi, les divers
RLP sont interconnectes de facon a reagir a des
signaux pour s'activer mutuellement et pour signaler l'acheve-
ment des taches (procedure d'etablissement de liaison) -
Chaque RLP a au moins une tache specifique et les differents RLP
cooperent de facon a accomplir un traitement
d'information compose par un certain nombre de taches specifi-
ques executees de facon coordonnee Par exemple, le RTP ARITH-
METIQUE, commande des fonctions arithmetiques Dans ce but,
cinq sorties du registre de sortie 73 du RLP 25 sont connec-
3 Q tees aux cinq entrees de donnees du registre 125 Les sorties
du registre 125 sont connectees aux entrees de l'unite arith-
metique et logique (UAL) 40, ce qui est represente par la li-
gne 126 L'UAL 40 accomplit des fonctions ET, OU, ADDITION,
SOUSTRACTION, et CALCUL DU COMPIEMENT Une sortie a un seul bit du
registre 73 du RLP 25 est connectee a:une entree d'un
2518778 -
circuit ET 127 dont l'autre entree recoit une impulsion 01
provenant de l'horlogeo La sortie du circuit ET 127 est con-
nectee au registre 125 pbur charger dans ce dernier un code
de fonction d'UAL particulier.
Des sorties du registre 73 sont connectees a un re- seau de bascules
esclaves 130 qui fonctionne pendant une phase d'horloge 01 ' comme il
est indiquee Les sorties du reseau de
bascules 130 sont appliquees a des entrees de commande de re-
gistres temporaires 41 et 42 Le bus de donnees 43 est egale-
ment connecte a des entrees de donnees des registres 41 et 42 Les
sorties des registres 41 et 42 sont connectees a l'UAL le RLP
ARITEHMETIQUE 25 est ainsi interconnecte'de facon a transferer des
donnees du bus de donnees vers les registres 41 et 42 et des registres
41 et 42 vers 'UAL 40, et de facon
a determiner, par l'intermediaire du registre 125, une opera-
tion parmi cinq operations differentes qui doit 9 tre accomplie sur
les donnees ainsi transferees le resultat (a plusieurs bits) de
l'operation est applique au bus de donnees 43-par la
ligne 131 La ligne 131 est connectee a une entree du separa-
teur a trois etats 132, dont la sortie est connectee au bus de donnees
le dispositif 132 est actionne par un signal de
sortie provenant d'une bascule esclave 133 Les signaux d'en-
tree appliques a la bascule 133 proviennent du registre 73 et
de l'horloge pendant une phase 01, comme indique.
Le RIP PRELEVEMENT 24 transfere des donnees selec-
tionnees vers le bus de donnees pour leur enregistrement tem-
poraire dans les registres temporaires 41 et 42, sous la com-
mande du RILP 25, Ces donnees peuvent provenir de la memoire
21 ou des registres d'1 utilisateur 30-37, dans le mode-de rea-
lisation considere Les registres d'utilisateur 30-37 sont emplis avec
des donnees qui sont appliquees sur l'entree (a plusieurs bits) 134,
d'une maniere bien connue Pour realiser ici des operations de
prelevement de donnees, des sorties de l'entree/sortie de donnees 44
sont connectees a des entrees du registre d'entree 62 A du RIP 24,
comme il est represente par la ligne 135 Une sortie a un seul bit de
l'entree/sortie
de donnees 44 est connectee a une entree du circuit ET 136.
L'autre entree du circuit ET 136 est connectee a l'horloge,
pour recevoir des impulsions d'horloge 1 La sortie du cir-
cuit ET 136 est connectee aux entrees d'horloge du registre d'entree
62 A et au reseau de bascules esclaves 137, pour lui appliquer des
impulsions d'horloge 01 Le registre de sortie 63 du RLP 24 applique
une zone de bits de sortie aux entrees du reseau de bascules esclaves
137 et ces bits sont enregistres dans les bascules sur une phase
d'horloge 02 i comme il est indique sur la figure Si le reseau de
bascules 137 est charge
dans la phase 01 immediatement suivante, il actionne les se-
parateurs a trois etats 38 i de facon a appliquer le contenu d'un
registre d'utilisateur selectionne (30-37) au bus 43, en vue du
transfert vers un registre temporaire (41 ou 42) On notera qu'on
utilise autant de separateurs 38 i qu'il y a de bits sur le bus de
donnees Les donnees transferees pour le traitement sous la commande du
RLP 25 sont ramenees vers un
registre d'utilisateur selectionne par le RLP 24, par l'inter-
mediaire du bus de donnees 43 et de la ligne 134.
Le RLP MACRO 26 applique une sequence d'instructions au RLP PRINCIPAL
23 par l'intermediaire de l'entree/sortie de
commande 45, sous l'effet d'un signal provenant du RLIP PRIN-
CIPAL 23 par la ligne 91, si le circuit ET 95 est valide par un signal
present sur la ligne 90 On peut donc se representer le RIP 26 comme
une source de sous-programmes d'instructions successives auxquelles le
RIP 23 reagit en coordonnant les
operations de prelevement et les operations arithmetiques.
Les divers RLP ont des boucles de reaction caracte-
ristiques de RIP, de facon que chaque etat successif du RIP soit
fonction de l'etat precedent Les boucles de reaction sont representees
par la ligne 94 dans le RLP 93 et par les
lignes 140, 141 et 143 dans les RIP respectifs 24, 25 et 26.
On suppose arbitrairement que le fonctionnement con-
sidere a titre d'exemple commence sur un cycle d'horloge O X et, a ce
moment, on suppose que le RIP PRINCIPAL 23 recoit un signal d'entree
valide (code d'operation) provenant de l'entree/sortie de commande 45
(restauration) ou de l'entree/ sortie de donnees 44 A la phase 02
immediatement suivante, le RIP 23 emet un ordre vers le RLP MACRO 26 A
la phase 01 immediatement suivante, le RLP PRINCIPAL attend et le RLP
MACRO recoit l'ordre Le RLP MACRO applique un ordre au RLP
PRINCIPAL a la phase 02 suivante.
Au debut du troisieme cycle de fonctionnement, le RLP PRINCIPAL
enregistre dans ses bascules l'ordre emis par
le RIP MACRO pendant une phase 01 ' Pendant la phase 02 suivan-
te, le RIP PRINCIPAL applique des ordres de sortie valides aux
RIP PRELEVEMENT et ARITHMETIQUE.
Les RLP PREIEVEMENT et ARITHMETIQUE recoivent des
ordres d'entree valides pendant la phase 01 du quatrieme cy-
cle de fonctionnement Pendant la phase 02 suivante, le RIP
PREIEVEMENT valide le premier registre d'utilisateur selection-
ne (30-37), le RLP ARITHMETIQUE valide le premier registre temporaire
(41 ou 42) pour la reception de donnees provenant
du bus et le RIP PRINCIPAL emet les seconds ordres valides.
Des signaux d'etablissement de liaison (confirmation de la va-
lidite des donnees) sont appliques aux circuits ET 118 et 100
des RIP respectifs 25 et 24.
Pendant la phase 01 suivante, les RLP PREIEVEMENT
et ARITIMETIQUE recoivent les seconds ordres -d'entree, vali-
des Pendant la phase 02 suivante, le RLP PREIEVEMENT valide
le second registre d'utilisateur selectionne- le RIP ARITHME-
Tic valide le second registre temporaire pour la reception de donnees
provenant du bus et il confirme la validite des
donnees pendant ce cycle.
Pendant la phase 02 suivante, l'UAL applique des
signaux de sortie valides au bus par l'intermediaire du sepa-
rateur a trois etats 132 et le RIP PREIEVEMENT charge dans le
registre d'utilisateur les donnees provenant du bus selection-
ne la ligne 110 allant du RLP MACRO (26) vers l'entree/sortie i
de commande 45 valide/invalide les codes d'operation prove-
nant de l'entree/sortie de donnees 44 Aussi longtemps que le RIP MACRO
contient des ordres supplementaires pour le RLP PRINCIP Al, la machine
sequentielle retourne au cycle-3 a la fin de l'execution de chaque
ordre Lorsque le RLP MACRO de-
termine qu'il ne contient plus d'ordres a donner au REP PRIN-
CIPAL, il valide a nouveau les codes d'operation provenant de
l'entree/sortie, par l'intermediaire de la ligne CI Le RLP PRINCIPAL
retourne alors au cycle I au lieu du cycle 3, dans le tableau I Le
fonctionnement considere a titre d'exemple
est maintenant termine et il est resume par le tableau sui-
vant.
Tableau I
Cycle Phase Action Af $ 1 Le RLP PRINCIPAL recoit le premier code
d'operation valide a partir de l'entree/sortie
de commande 45.
02 Le RLP PRINCIPAL emet un ordre vers le RLP
________ MACRO.
2 1 e RLP PRINCIPAL attend Le RIP MACRO recoit l'ordre 62 Le RLP MACRO
emet l'ordre vers le RLP PRINCIPAL 3 01 Le RIP PRINCIPAL charge
l'ordre provenant du
Rz P MACRO.
02 Le RLP PRINCIPAL applique des ordres de sortie
valides aux RLP PRELEVEMENT et ARITHMETIQUE.
4 01 Les'RLP PRELEVEMENT et ARITIHMETIQUE ont un
ordre d'entree valide.
02 Le RHP PRELEVEMENT valide le premier registre d'utilisateur
selectionne; le RLP ARITHMETIQUE valide le premier registre temporaire
pour la reception de donnees a partir du bus-; le RIP PRINCIPAL emet
les seconds ordres valides;
confirmation de la validite des donnees.
01 Les RIP PRELEVEMEINT et ARITHMETIQUE recoivent
le second ordre d'entree valide.
02 Le RLP PRELEVEMENT valide le second registre d'utilisateur
selectionne Le RLP ARITHMETIQUE valide le second registre temporaire
pour la
reception de donnees a partir du bus; confir-
mation de la validite des donnees.
25.18778
La figure 3 montre une representation schematique du
RLP PRINOIPAL avec, a titre d'exemple, 14 bits de sortie pro-
venant du registre de sortie 53 de la memoire morte 51 Les bits sont
organises en zones de six, six, un et un et ils sont appliques de la
maniere representee par les lignes respectives 94, 91, 90 et 92, comme
le montre la figure Il est important de noter que six bits sont
appliques a la ligne 91 et ensuite aux deux lignes 91 A et 91 B allant
respectivement vers les RLP MACRO et PREIEVEMENT Cependant, les six
bits sont achemines
sous la dependance des bits presents sur les lignes 90 et 92.
Par exemple, si la ligne 90 est a l'etat haut (etat binaire " 1 "), le
circuit ET 95 est valide et les six bits presents sur la ligne 91 A
sont appliques sous l'effet de signaux d'horloge au registre d'entree
82 du RIP MACRO 26 Si au contraire, la ligne 92 etait a l'etat haut,
le circuit ET 100 serait valide sur la phase 01 suivante et les six
bits seraient appliques
par des signaux d'horloge au registre d'entree 62 B du RIP 24.
Si la ligne 90 et la ligne 92 sont a l'etat bas (etats binai-
res " O "), les six bits ne sont appliques ni au RLP MACRO ni au RLP
PRELEVEMENT Il faut bien voir que les six bits (ou une seule zone de
bits) sur la ligne 91 sont appliques par des
impulsions d'bhorloge a l'un ou l'autre des RIP MACRO et PREIE-
VEMENT, ou aux deux ou a aucun d'eux, sous la dependance des
codes 1-0, 0-1, 1-1 ou 0-0 sur les lignes 90 et 92.
Cycle Phase Action 6 01 les registres temporaires appliquent les
donnees d'entree a l'UAL.
02 L'UAL applique des donnees de sortie vali-
des au bus; le RLP PRELEVEMENT charge dans
le registre d'utilisation les donnees pro-
venant du bus.
J, Le fonctionnement considere a titre d'exemple est obtenu avec 14
bits de sortie au lieu de 18 bits de sortie comme il aurait ete
necessaire avec une structure de l'art
anterieur ne comportant pas la possibilite d'appliquer selec-
tivement la m 4 me zone de bits a plusieurs registres d'entree. On
parvient a une-reduction du nombre de lignes de sortie du RLP 23 de
plus de 20 percent par rapport a la structure de
l'art anterieur Outre l'economie en ce qui concerne le nom-
bre de sorties pour le RLP, il y a egalement une reduction du nombre
de lignes de sortie dans la section de memoire morte
du ELP Cette reduction conduit a une economie sur l'aire oc-
cupee par le RLP qui approche de 50 percent pour des RLP de taille
representative, et elle conduit egalement a une augmentation
correspondante de la vitesse de fonctionnement.
Les gains en taille et en vitesse sont illustres
ci-dessus en considerant quatre RLP dans lesquels la m 9 me par-
tie d'une zone de bitsdu registre de sortie d'un RLP est ache-
minee vers l'entree de deux des trois autres RLP, de la manie-
re imposee par des bits d'acheminement dans le registre de sortie du
premier RLP La figure 4 illustre ces gains Par exemple, si on
considere que les rectangles 150 de la figure 4 representent la zone
de bits sur la ligne 91 de la figure 3
et si on considere que le carre 151 represente un bit d'ache-
minement sur les lignes 90 et/ou 92, dans chaque cas, on peut
voir aisement que des lignes consecutives situees les unes au-
dessous des autres sur la figure representent les m 9 mes-don-
nees (150) qui sont acheminees vers les registres d'entree de
differents RLP par l'intermediaire de la ligne 91 Pour le mode de
realisation represente sur les figures 2 et 3, les
deux lignes superieures de la figure 4 representent l'achemi-
nement des bits vers le RIP 24, sous l'effet d'un bit d'ache-
minement situe dans la ligne superieure de la figure 4, et vers le RIP
26 sous l'effet d'un bit d'acheminement situe dans la seconde ligne
Naturellement, on parvient a un gain encore plus grand en ce qui
concerne l'aire occupee par le RLP et sa vitesse, si plus de deux RLP
recoivent la mdme partie d'une zone de bits Par exemple, avec une zone
de bits a neuf bits, il suffit de treize bits pour acheminer la zone
de bits vers
quatre RLP recepteurs En realite, pour des modes de realisa-
tion comprenant quatre RLP recepteurs ou plus, les quatre bits
d'acheminement (ou plus) peuvent 4 tre codes,ce qui fait qu'en
pratique, il suffit d'utiliser onze bits Bien entendu, le codage peut
4 tre concu pour transmettre (sous l'effet de l'horloge) une zone de
bits a plus d'un RLP a la fois Ceci est a opposer avec un RLP de l'art
anterieur qui necessiterait 36 bits de sortie et donc 36 lignes de
sortie dans la section
de memoire morte du RLP pour realiser le m 9 me ensemble d'ac-
tions Il n'est pas necessaire que tous les bits d'une zone
de bits soient achemines vers plusieurs RIP En pratique, dif-
ferentes zones de bits partageant un ou plusieurs bits (en
commun) peuvent presenter un inter 9 t.
La description qui precede n'est destinee qu'a il-
lustrer les principes de l'invention Divers modes de reali-
sation de l'invention peuvent donc 4 tre imagines par l'homme de
l'art, conformement a ces principes, sans sortir du cadre de
l'invention Par exemple, on a indique que la m 9 me zone de
bits d'un premier RIP etait appliquee selectivement a deux -
RLP recepteurs, ou plus Naturellement le premier RIP peut
egalement etre l'un des RUP recepteurs En outre, les princi-
pes de l'invention peuvent 9 tre appliquesde facon generale
a des codeurs dont les RLP sont des exemples.
REVEDDICATIONS
1 Machine a commande par programme-enregistre com-
prenant: au moins trois reseaux logiques ayant chacun un re-
gistre d'entree (52, 62 A, 72, 82) et un registre de sortie (53, 63,
73, 83), l'un des registres de sortie (53) ayant une zone de bits qui
comprend -au moins des premiere, seconde et troisieme sous-sections
ayant respectivement M, k et j bits,
et un circuit d'horloge capable de definir au moins deux cy-
cles d'horloge; et le premier cycle d'horloge du circuit d'horloge
(02) etant utilise pour l'application d'un signal d'horloge
auxregistres de sortie pendant une phase d'un cycle d'horloge,
caracterise en ce qu'il comporte un circuit destine a appliquer les
bits de la premiere soussection a des bornes
d'entree selectionnees de chaque registre parmi deux des re-
gistres d'entree; et des second et troisieme circuits de portes (95,
100) destines a transmettre seleotivement les bits presents sur les
bornes d'entree selectionnees pendant une autre phase du cycle
d'horloge (01)-' les second et troisieme circuits de portes
fonctionnant respectivement sous la depen
dance des bits des seconde et troisieme sous-sections.
2 Machine a commande par programme enregistre se-
lon la revendication 1, caracterisee en ce que les reseaux logiques
sont des reseaux logiques programmes*
3 Machine a commande par programme enregistre se-
lon la revendication 2, caracterise en ce que M> 2 et k=j = 10
<
? ?
Display vertical position markers.<br/><br/>This option will display
the relative positions of currently selected key terms within the full
document length.<br/><br/>You can then click the markers to jump to
general locations within the document, or to specific discoveries if
you know whereabouts in the document they occur. [30][_]
Open a preview window.<br/><br/>This window will provide a preview of
any discovery (or vertical marker) when you mouse over
it.<br/><br/>The preview window is draggable so you may place it
wherever you like on the page. [31][_]
[static.png]
[close.png]
Discovery Preview
(Mouse over discovery items)
[textmine.svg] textmine Discovery
« Previous
Multiple Definitions ()
Next »
Enlarge Image (BUTTON) ChemSpider (BUTTON) PubChem (BUTTON) Close
(BUTTON) X
(BUTTON) Close
(BUTTON) X
TextMine: Publication Composition
FR2518778
(BUTTON) Print/ Download (BUTTON) Close
1. Welcome to TextMine.
The TextMine service has been carefully designed to help you
investigate, understand, assess and make discoveries within patent
publications, quickly, easily and efficiently.
This tour will quickly guide you through the main features.
Please use the "Next" button in each case to move to the next step
of the tour (or you can use [Esc] to quit early if you don't want
to finish the tour).
2. The main menu (on the left) contains features that will help you
delve into the patent and better understand the publication.
The main feature being the list of found items (seperated into
colour coded categories).
3. Click the Minesoft logo at any time to reset TextMine to it's
initial (start) state.
4. You can select which part of the document you'd like to view by
using the pull down menu here.
You can select "Full Text" to view the entire document.
5. For non-latin languages, (in most cases) full text translations
are available, you can toggle them on and off here.
You can also toggle the inline discovery translations between
English and their original language.
6. The pie chart icon will open a basic statistical breakdown of the
publication.
7. The sort icon allows you to sort the listed categories based on
the number of instances found.
Click to toggle between ascending and descending.
8. You can use the refine box to refine the discovered items in the
sections below.
Simply type what you are looking for, any items that do not match
will be temporarily hidden.
9. The publication has been analysed and we have identified items
within it that fit into these categories.
The specific items found are listed within the category headings.
Click the section header to open that section and view all the
identitfied items in that section.
If you click the checkbox all items in that section will be
highlighted in the publication (to the right).
The best thing to do is to experiment by opening the sections and
selecting and unselecting checkboxes.
10. The main output window contains the publication full text (or part
thereof if selected).
11. The Tools section contains tools to help you navigate the
"discovered" (highlighted) items of interest.
The arrows and counter let you move through the highlighted items
in order.
12. Other tools include a "Preview" option [ [preview.png] ] and the
ability to mark the relative locations of highlighted items by
using the "Marker" option [ [marker.png] ].
Try these out to best understand how they work, and to discover if
they are of use to you.
13. Items selected from the menu on the left will be highlighted in
the main publication section (here in the middle of the screen).
Click them for further information and insights (including
chemical structure diagrams where available).
14. Please experiment with TextMine - you cannot make any permanent
changes or break anything and once your session is closed (you've
log out) all your activity is destroyed.
Please contact Minesoft Customer Support if you have any questions
or queries at: support@minesoft.com
[32]____________________
[33]____________________
[34]____________________
[35]____________________
[36]____________________
[37]____________________
[38]____________________
[39]____________________
[40]____________________
[41]____________________
[BUTTON Input] (not implemented)_____ [BUTTON Input] (not
implemented)_____
Документ
Категория
Без категории
Просмотров
1
Размер файла
33 Кб
Теги
fr2518778a1
1/--страниц
Пожаловаться на содержимое документа