close

Вход

Забыли?

вход по аккаунту

?

FR2518781A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (20/ 86)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Gene Or Protein
(13/ 62)
[6][_]
ETRE
(38)
[7][_]
DANS
(4)
[8][_]
Est-a
(4)
[9][_]
Trai
(3)
[10][_]
Gne
(3)
[11][_]
Tre
(2)
[12][_]
Cou
(2)
[13][_]
Pelle
(1)
[14][_]
Cer
(1)
[15][_]
Dus
(1)
[16][_]
Nical
(1)
[17][_]
Fert
(1)
[18][_]
Tif
(1)
[19][_]
Molecule
(3/ 13)
[20][_]
gold
(6)
[21][_]
paral
(5)
[22][_]
DES
(2)
[23][_]
Disease
(1/ 8)
[24][_]
LUES
(8)
[25][_]
Physical
(2/ 2)
[26][_]
64 K
(1)
[27][_]
8 bits
(1)
[28][_]
Generic
(1/ 1)
[29][_]
cation
(1)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2518781A1
Family ID 2024211
Probable Assignee Intersil Inc
Publication Year 1983
Title
_________________________________________________________________
FR Title ENSEMBLE DE TRAITEMENT REPARTI DE DONNEES ET CONTROLEUR DE
TRANSMISSIONS
Abstract
_________________________________________________________________
L'INVENTION CONCERNE LES ENSEMBLES DE TRAITEMENT REPARTI.
ELLE SE RAPPORTE A UN ENSEMBLE AYANT UN ORGANE PRINCIPAL 29 DE
COMMANDE ASSURANT LE TRANSFERT DE DONNEES ENTRE DES MODULES
PROCESSEURS 12. CHAQUE MODULE PROCESSEUR A UNE MEMOIRE PARTAGEE QUI
PEUT ETRE IMPLANTEE DANS UNE FENETRE DE L'ESPACE D'ADRESSAGE DE
L'ORGANE PRINCIPAL 29 DE COMMANDE. APRES IMPLANTATION DANS LA FENETRE,
L'ORGANE PRINCIPAL 29 A ACCES A LA MEMOIRE PARTAGEE IMPLANTEE AFIN QUE
DES DONNEES PUISSENT ETRE ECRITES DANS LA MEMOIRE IMPLANTEE OU LUES
DANS CELLE-CI.
APPLICATIONS AUX CONDUCTEURS DE TRANSMISSIONS.
Description
_________________________________________________________________
La presente invention concerne les ensembles de traitement de donnees
et
plus precisement des ensembles
de traitement de donnees ayant plusieurs processeurs repar-
tis. Les ensembles de traitement de donnees qui pos- sedent un seul
processeur (souvent appele unite centrale de traitement) sont
limites-par la taille et la-vitesse de l'ensemble de traitement
lui-meme Une solution possible permettant l'augmentation des
possibilites de traitement de donnees d'un ensemble est l'addition
d'un ou plusieurs
processeurs, au lieu de l'augmentation de la taille ou -
de la vitesse d'un ensemble unique de traitement On ap-
pelle souvent "ensembles detraitement reparti' des ensem-
bles ayant ainsi plus d'un processeur L'architecture repar-
tie peut etre de different type.
Une premiere solution a ete le couplage de cha-
que unite centrale de traitement ajoutee a la ligne commune
de l'ensemble, reliant l'unite centrale principale de trai-
tement, la memoire et les dispositifs d'entree-sortie.
Un inconvenient propre a cette solution est que chaque unite centrale
de traitement doit entrer en concurrence avec les autres unites
centrales pour l'acces a la ligne commune en vue du transfert des
donnees vers la memoire ou l'un quelconque des dispositifs
d'entree-sortie ou pour la
reception de donnees de la memoire ou d'un de ses disposi-
tifs, par la ligne commune Un autre inconvenient de cette solution est
qu'elle augmente en general la complexite du logiciel utilise Ces deux
inconvenients peuvent reduire
la vitesse de travail de-chaque unite centrale Ces incon-
venients peuvent etre particulierement genants dans cer-
taines applications en temps reel tels que les controleurs de
transmissions qui assurent souvent le traitement et le transfert de
quantites importantes de donnees entre
des dispositifs d'entree-sortie et qui ne peuvent pas tole-
rer des retards importants dans les unites centrales, dus
a l'encombrement de la ligne commune de l'ensemble.
Une variante de l'architecture precitee comprend la combinaison, a
chaque unite centrale supplementaire de traitement, d'un dispositif
d'entreesortie destine a former un module unique Chaque module peut
comprendre un circuit logique de transfert a acces direct a la me
moire et, dans certains cas, une memoire d'execution asso- ciee a
l'unite centrale Cette solution peut reduire les
inconvenients de certains des problemes d'encombrement.
de la ligne commune puisque les transferts de donnees en-
tre le dispositif d'entree-sortie et l'unite centrale de
traite nt du module peut avoir lieu en dehors de la li-
gne co ne de l'ensemble Cependant, meme dans le cas de cette solution,
des retards importants provoques par l'encombrement de la ligne
commune de l'ensemble peuvent encore apparaitre, et la programmation
de l'unite centrale doit tolerer ces retards En outre, l'addition de
chaque
module comprenant une unite centrale et un dispositif d'en-
tree-sortie, relie a la ligne commune de l'ensemble, aug-
mente encore la complexite du logiciel de l'ensemble.
On a propose plusieurs schemas differents d'in-
terconnexion de processeurs afin de reduire l'encombrement de la ligne
commune de l'ensemble Par exemple, le brevet des Etats-Unis d'Amerique
N O 3 551 894, suggere un ensemble dans lequel chaque processeur a sa
propre ligne commune serie de donnees assurant la connexion du
processeur a chaque dispositif vers lequel des donnees doivent etre
transferees D'autres propositions portent notamment sur
l'ensemble represente dans le brevet des Etats-Unis d'Ame-
rique no 3 815 095 selon lequel chaque processeur comporte un
multiplexeur qui accepte selectivement des donnees de
plusieurs lignes communes, chaque ligne commune etant con-
nectee a la sortie d'un processeur Dans ces deux ensembles, les
problemes d'encombrement de la ligne commune de donnees sont reduits
puisque chaque processeur a sa propre ligne commune de donnees de
sortie reliee a chaque destination des donnees Cependant, des
interconnexions physiques: entre les processeurs sont relativement
compliquees etant donne
le nombre eleve de lignes communes En outre, cette solu-
tion ne se prete pas a l'addition de processeurs supplemen-
taires car la ligne commune de donnees de chaque processeur doit etre
connectee a chaque dispositif avec lequel il communique. Une autre
solution permettant une amelioration des transferts de donnees entre
des processeurs repartis a associe achaque processeur une memoire
partagee (ou un double canal) par lequel tous les transferts de
donnees vers d'autres processeurs incorpores a l'ensemble sont
effectues L'avantage de cette architecture est que, apres qu'un
processeur a termine le traitement d'une partie des donnees, les
donnees traitees peuvent etre placees dans la memoire partagee en vue
de son transfert a un autre processeur Le processeur source est alors
libre de passer a d'autres taches et n'est pas retarde par l'attente
de la disponibilite de la ligne commune pour le transfert des donnees
Une telle architecture a memoire partagee est representee dans le
brevet des Etats-Unis d'Amerique N O 4 149 242 L'ensemble decrit dans
ce brevet comporte aussi une ligne commune separee de donnees reliant
chaque module processeur au module processeur avec lequel il doit
communiquer. Les memoires partagees des modules processeurs peuvent
etre interconnectees par une ligne commune unique de l'ensemble afin
que la complexite de l'utilisation de
plusieurs lignes communes de donnees reliant les proces-
seurs soit evitee Les transferts de donnees entre des memoires
partagees peuvent etre executes par un ordinateur central ou un
ensemble central de transfert de donnees
couple a la ligne commune de l'ensemble Une telle archi-
tecture est decrite dans le brevet des Etats-Unis d'Ame-
rique nc 4 181 936 ainsi que dans l'article "Dual Port RAM Hikes
Throughput In Input/Output Controller Board",
Electronics, 1,7 aout 1978.
Dans l'ensemble decrit dans cet article precite, chaque processeur
reparti a une section d'entree-sortie
et une memoire partagee destinees-a former un module pro-
cesseur Tous les transferts de donnees entre le proces-.
seur et l'ensemble circulent par l'intermediaire de la memoire
partagee du'module Chaque memoire partagee se voit attribuer
une-partie unique de l'espace a'adressage de l'ensemble qui est
determinee par tous les emplacements adressables par l'ordinateur
central ou un autre ensemble central de transfert de donnees couple a
la ligne commune de l'ensemble Lorsque des donnees doivent etre
transferees
d'une memoire partagee d'un processeur a une autre, gold-
dinateur central adresse la memoire partagee source et lit
les-'donnees La memoire partagee de destination est alors adressee
afin que les donnees soient ecrites Comme chaque module processeur
apparait a l'ensemble de la meme
maniere qu'un autre bloc de memoire, des modules supple-
mentaires peuvent etre ajoutes a l'ensemble avec un effet minimal sur
la ligne commune-de l'ensemble et le logiciel de celui-ci -Cependant,
un inconvenient de cette solution est que chaque memoire partagee
occupe une partie-distincte de l'espace d'adressage de l'ensemble
Ainsi, le nombre
de modules qui peut etre ajoute a la ligne commune de l'en-
semble est limite par-l'espace total d'adressage du proces-
seur central Par exemple, si le processeur central a un espace
d'adressage de 64 k (c'est-a-dire 65 536 emplacements d'adressage de
memoire) et si chaque bloc de la memoire partagee occupe 8 k ( 8 192
emplacements) de cet espace, l'ensemble ne permet l'utilisation que'
de huit modules, le processeur central n'ayant plus d'espace restant
pour
l'adressage d'autres-dispositif tels-que la-memoire centrale.
En outre, comme chaque memoire partagee a un bloc unique d'adresses,
le processeur central ne peut adresser qu'une memoire partagee a la
fois Dans de nombreuses applications, il est souhaitable que'des
donnees puissent etre ecrites
simultanement dans plusieurs processeurs.
L'invention concerne un ensemble perfectionne-
de traitement reparti permettant la mise en oeuvre d'un
grand nombre de processeurs repartis.
Elle concerne aussi une architecture perfection-
nee a memoires partagees dans laquelle les donnees peuvent etre
ecrites simultanement dans une ou plusieurs memoires partagees. Elle
concerne aussi un controleur de transmis- sions ayant une architecture
de traitement reparti qui
facilite l'addition de nouveaux modules processeurs.
Plus precisement, l'invention concerne un en-
semble de traitement reparti ayant plusieurs modules pro-
cesseurs couples a une ligne commune de l'ensemble Chaque module
processeur a une memoire partagee et un processeur qui communique avec
les autres modules processeurs par l'intermediaire de la memoire
partagee La memoire partagee de chaque module processeur est couplee a
la ligne commune de l'ensemble et peut etre atteinte soit par le
processeur du module soit par un organe principal de commande lui
aussi couple a la ligne commune de l'ensembles L'organe principal de
commande effectue le transfert des donnees de la memoire partagee d'un
premier module processeur a celle d'un autre module processeur par
l'intermediaire de la ligne commune de l'ensemble L'organe principal
de commande transfere les donnees par adressage de la memoire partagee
du module processeur d'origine (c'est-a-dire la memoire partagee
source), par lecture des donnees, puis par adressage de la memoire
partagee de destination afin
que les donnees y soient ecrites.
Toutes les memoires partagees reliees a la ligne commune de l'ensemble
ont la meme adresse vis-a-vis de l'organe principal de commande Ainsi,
toutes les memoires partagees se voient attribuer la meme partie de
l'espace
d'adressage de l'organe principal de commande, par l'inter-
mediaire de la-ligne commune de l'ensemble Ainsi, les memoires
partagees occupent la meme quantite de l'espace d'adressage de
l'organe principal de commande quel que soit le nombre de memoires
partagees reliees a la ligne
commune de l'ensemble.
Lorsqu'une memoire partagee particuliere doit etre adressee afin que
des donnees y soient lues ou ecrites, l'organe principal de commande
autorise l'acceptation et
la reconnaissance des signaux d'adresse provenant de gold-
gane principal de commande par la memoire partagee parti-
culiere, alors que les autres memoires partagees reliees a la ligne
commune de l'ensemble ne sont pas autorisees a reconnaitre les signaux
d'adresse Avant l'operation d'ecriture, l'organe principal de commande
peut autoriser un nombre quelconque des-memoires partagees a accepter
les signaux d'adresse et il assure ainsi l'ecriture simul-
tanee des donnees dans un nombre quelconque des memoires
partagees reliees a la ligne commune de l'ensemble.
D'autres caracteristiques et avantages de l'in-
vention ressortiront mieux de la description qui va suivre,
faite en reference aux dessins annexes sur lesquels: -
la figure 1 est un diagramme synoptique d'un controleur de
transmissions selon l'invention; la figure 2 est-un diagramme
synoptique d'une unite de commande d'une liaison de donnees du
controleur de transmissions de la figure 1; la figure 3 est un
diagramme synoptique d'un organe principal de commande du controleur
de transmissions de la figure 1;
la figure 4 est un schema representant l'implan-
tation de parties de deux memoires partagees d'un ensemble
de commande de liaison de donnees, dans la fenetre de-me-
moire partagee de l'organe principal de commande dans l'es-
pace d'adressage de cet organe principal; la figure 5 est un diagramme
synoptique plus detaille du canal d'entree-sortie parallele et de la
memoire partagee de l'ensemble de commande de liaison de donnees de la
figure 2;
la figure 6 est un diagramme synoptique du cir-
cuit logique de selection de memoire de la figure 5;
la figure 7 est un diagramme synoptique du cir-
cuit logique d'encombrement de la figure 5; et la figure 8 est un
diagramme synoptique d'un
251878 1
module d'interface de ligne du controleur de transmissions
de la figure 1.
La figure 1 represente un controleur de trans-
missions 10 ayant une architure de traitement reparti et comprenant
plusieurs modules processeurs 12 qui sont cou- ples a une ligne
commune 14 de l'ensemble Chaque module processeur a plusieurs canaux
16 d'entreesortie qui sont connectes a divers dispositifs
peripheriques tels que des terminaux 22 a tube a rayons cathodiques et
des imprimantes
24 par ligne En outre, un ou plusieurs ordinateurs prin-
cipaux 26 peuvent etre raccordes a un canal 16 d'entree-
sortie. Le controleur 10 achemine commute les donnees a transferer
entre les divers dispositifs connectes aux
canaux d'entree-sortie du controleur Par exemple le con-
tr 81 eur 10 peut jouer le role d'un controleur de groupe-
ment pour plusieurs terminaux 22 a tube a rayons cathodiques et il
joue le role d'un processeur auxiliaire vis-a-vis
d'un ordinateur principal 26 -
Chaque module processeur a un ensemble 20 de commande de liaison de
donnees et un ou plusieurs modules 18 d'interface de ligne qui
assurent le couplage entre les canaux 16 d'entree-sortie et les
ensembles de commande
de liaison du module 12 L'ensemble 20 de commande de liai-
son de donnees introduit les donnees transmises par les
canaux 16 d'entree-sortie des modules associes 18 d'in-
terface de ligne, effectue le traitement necessaire et
transmet les donnees au module processeur auquel le dispo-
sitif destinataire est relie (par exemple une imprimante
24) L'ensemble de commande destinataire execute un trai-
tement supplementaire des donnees le cas echeant et trans-
met les donnees au dispositif destinataire par l'interme-
diaire du module convenable d'interface 18 et des canaux
convenables d'entree-sortie.
Chaque module 18 d'interface comprend des cir-
cuits d'isolement, de protection et de transformation de tension qui
peuvent 4 tre necessaires au dispositif parti culier ou a la categorie
de dispositifs relies aux canaux 16 En outre, chaque module 16
comporte des circuits de traitement des fonctions de "niveau de
liaison" specifiees par les "protocoles": utilises par les dispositifs
relies au module d'interface Un protocole est un jeu de regle ou de
procedures de transmission de donnees observe par
les dispositifs emetteur et recepteur Ainsi, le contro-
leur 10 de transmissiornsdoit observer les procedures de transmission
de donnees prevues par les dispositifs de
transmission et de reception relies aux canaux 16 d'entree-
sortie du controleur 10.
Les fonctions de niveau de liaison represente
un sous-ensemble de ces regles et comprennent l'etablis-
sement et la deconnexion d'une liaison et la mise des don-
nees au format convenable Ces fonctions de niveau de liai-
son sont mises en oeuvre 'par le module d'interface sous
la commande de l'ensemble de commande de liaison de don-
nees Les operations de niveau elabore des protocoles qui dependent:de
l'application particuliere sont executees
par l'unite de commande de liaison de donnees Si le dis-
positif destinataire des donnees introduites utilise un
protocoledifferent de celui qui est utilise par le dispo-
sitif source, l'ensemble de commande peut etre programme afin qu'il
transforme-le protocole du dispositif source
en protocole du dispositif destinataire.
Chaque ensemble 20 de commande de liaison a
une memoire partagee qui est accessible par le proces-
seur de l'ensemble local de commande de liaison et aussi par un organe
principal de commande 29 qui effectue le
transfert des blocs de donnees entre les ensembles de com-
mande de liaison Lorsqu'un bloc de donnees doit etre trans-
f 4 re, l'ensemble source de commande-de liaison transmet des signaux
a l'organe principal de commande par la ligne commune 14, lui
indiquant ainsi qu'il comporte des donnees conservees dans sa memoire
partagee et qui doivent etre
transferees Comme l'indique clairement la description
detaillee qui suit, l'organe principal 29 de commande im-
plante un bloc de memoire partagee de l'unite source de commande de
liaison (contenant les donnees) dans une partie de l'espace
d'adressage de l'organe principal de
commande Cette partie de l'espace d'adressage de gold-
gane principal de commande peut etre appelee "fenetre de*
memoire partagee" de l'espace d'adressage de-l'organe prin-
cipal de commande Apres determination de l'idendite de l'ensemble
destinataire de commande de liaison, l'organe
principal de commande implante aussi un bloc de la me-
moire partagee de l'ensemble destinataire de commande dans la fenetre
de memoire partagee de l'organe principal de commande, et lit alors
les donnees de la memoire partagee
source et ecrit les donnees dans la memoire partagee des-
tinataire, chaque mot de donnees etant transfere par l'in-
termediaire de la ligne commune 14 de l'ensemble.
Chaque module processeur 12 comporte aussi une ligne commune 30 de
l'ensemble de commande de liaisonet
du module d'interface, permettant la transmission de don-
nees d'entree et de sortie et de signaux de commande entre l'ensemble
de commande de liaison du module processeur et les modules d'interface
associes a cet ensemble La figure 2 represente un exemple d'ensemble
de commande de liaison de donnees, ayant un ensemble 32 de
microtraitement
qui communique avec les modules d'interface 18 et les au-
tres elements de l'ensemble de commande de liaison par une ligne
commune interne 34 Un circuit 35 d'interface
du module d'interface de liaison constitue un circuit tam-
pon entre la ligne commune interne 34 et la ligne commune
de l'ensemble de commande et du module d'interface.
L'ensemble 32 de micro Iraitement comprend un microprocesseur a grande
vitesse qui peut etre un microprocesseur "Zilog"
Z 80 A par exemple, decrit dans la brochure "Z 8 OA CPU Tech-
nical Manual" L'ensemble 32 de microtraitement comporte aussi un
circuit logique tampon pour les lignes de donnees,
d'adresse et de commande de la ligne commune interne 34.
L'ensemble 32 de microtraitement, sous la com-
mande du programme conserve dans une memoire passive 36 et une memoire
locale a acces direct 38, lit les donnees d'entree provenant des
modules 18 d'interface Les donnees sont alors conservees dans la
memoire locale 38 en vue
d'un transfert ulterieur ou elles sont directement trans-
mises a la memoire partagee 28 en vue de leur transfert
a l'ensemble destinataire de commande convenable.
Dans le mode de realisation represente, la me-
moire partagee 28 comprend un bloc de 8 k octets ( 8 192)
de memoire a acces direct Les 8 k octets de memoire par-
tagee sont divises en deux sections, une section d'entree et une
section de sortie de 4 k octets chacune La memoire partagee 28 a des
canaux doubles destines a donner acces
a la fois par l'ensemble 32 de microtraitement et gold-
gane principal 29 de commande Les donnees a transferer a un autre
ensemble de commande de liaison sont placees dans la section d'entree
de la memoire partagee 28 Ces donnees sont alors lues par l'organe
principal de commande
et conservees dans la section de sortie de l'ensemble des-
tinataire de commande Chaque memoire partagee 28 a un
circuit logique destine a resoudre les problemes d'encom-
brement provoques par les tentatives de l'organe principal
29 et de l'ensemble local de microtraitement d'avoir si-
multanement acces a la memoire partagee 28 de l'ensemble
correspondant de commande.
Des signaux de commande circulant entre l'-or-
gane principal 29 de commande et un ensemble de commande de liaison
circulent par un canal d'entree-sortie parallele
de chaque ensemble 20 de commande Par exemple, lien-
semble 32 de microtraitement peut transmettre un signal d'interruption
par l'intermediaire du canal parallele 40 d'entree-sortie et la ligne
commune 14 de l'ensemble a l'organe principal de commande, ou
inversement En outre,
l'organe principal de commande conserve un signal d'autori-
sation dans le canal parallele 40 afin qu'il implante une section
d'entree ou une section de sortie de la memoire partagee 28 dans
l'espace d'adresse de l'organe principal de commande L'operation
d'implantation est decrite plus
251878 1
en detail dans la suite du present memoire.
L'ensemble de commande de liaison a aussi un
circuit 42 formant compteur et rythmeur destine a trans-
mettre des signaux de synchronisation au module proces-
seur 12 Dans le mode de realisation represente, le cir-
cuit 42 est realise a l'aide d'une paillette "Zilog" Z 80 A-
CTC qui est compatible au microprocesseur "Zilog" Z 80 A. Le circuit Z
80 A-CTC a quatre canaux independants dont deux sont utilises pour la
transmission de signaux d'interruption
commandes par une horio 4 e a l'ensemble 32 de microtraitement.
Les deux autres canaux transmettent des signaux d'horloge
en temps reel.
Comme l'indique la figure 3, l'organe principal de commande a un
ensemble 44 de microtraitement qui peut etre analogue a l'ensemble 32
de microtraitement de chaque ensemble 20 de commande L'organe 29 de
commande a aussi sa propre memoire locale 46 qui est connectee a
l'ensemble
44 de microtraitement par la ligne' commune 10 de l'ensemble.
Un organe 47 de commande peut etre utilise pour la com-
mande d'un disque souple (non represente) lors du charge-
ment de programmes dans la memoire 46 de l'organe principal de
commande et dans la memoire locale 38 (figure 2) de
chaque ensemble de commande de liaison.
Dans le-mode de realisation represente, l'en-
semble 44 de microtraitement de l'organe principal de com-
mande a un espace d'adressage de memoire de 64 kilooctets.
Ainsi, il peut adresser au maximum 65 536 emplacements
individuels de memoire dans des operations de lecture et -
d'ecriture Un espace d'adresse d'ensemble de microtrai-
tement de l'organe principal de commande de 64 k est repre-
sente pratiquement sur la figure 4 par une zone rectangu-
laire 48 La partie superieure de la zone 48 represente l'adresse O et
la partie inferieure la derniere adresse
de l'espace soit 65 536 (designee par la reference " 64 K").
Une partie de l'espace d'adresse de l'organe
principal de commande est reserve a une fenetre 50 de me-
moire partagee qui est utilisee pour l'adressage des me-
moires partagees 28 de l'ensemble 20 de commande de liai-
son Dans le cas particulier considere, 8 k octets de l'es-
pace d'adresse de l'organe principal de commande sont re-
serves a la fenetre 50 de memoire partagee puisque chaque memoire
d'ensemble de commande de liaison a 8 k emplacements de memoire La
fenetre 50 est subdivisee en une section 52 et une section 54 de
sortie ayant chacune un bloc d'adresses de 4 k octets "
L'ensemble 32 de microtraitement de chaque en-
semble de commande de liaison a un espace d'adressage de 64 kilooctets
De tels blocs de 64 k emplacements de memoire pour deux ensembles 20 a
et 20 b de commande de liaison sont representes par deux-rectangles 56
et 58 sur la figure 4 Dans chaque espace de memoire d'ensemble de
commande
de liaison, une memoire partagee est reperee par une refe-
rence 28 a, 28 b, pour les espaces de memoire des ensembles a et 20 b
respectivement Comme indique precedemment,
chaque memoire partagee est subdivisee en une section d'en-
tree et une section de sortie de 4 k octets chacune Sur la figure 4,
les sections d'entree des memoires partagees 28 a et 28 b sont
reperees par les references 60 a et 60 b respectivement alors que les
sections de sortie sont re
perees par les references 62 a et 62 b respectivement.
L'organe principal 29 de commande implante la section 60 a d'entree de
la memoire partagee de l'ensemble a dans la section d'entree 52 de
l'espace d'adressage de l'organe principal 29 de commande afin que
celui-ci transfere les donnees d'un ensemble source de commande tel
que l'ensemble 20 a a un ensemble destinataire tel que l'ensemble 20 b
L'organe principal 29 de commande implante alors la section de sortie
62 b de l"espace de memoire de l'ensemble 20 b dans la section de
sortie 54 de l'espace d'adressage de l'organe principal de commande
Ce-dernier
peut alors adresser les donnees conservees dans la sec-
tion d'entree 60 a afin qu'il lise les donnees comme si les
emplacements de-memoire de la section 60 a formait une
partie de la memoire locale de l'organe principal de com-
2518781-
mande De meme, l'organe principal de commande adresse les emplacements
de memoire a l'interieur de la section
de sortie 62 b de l'ensemble 20 b afin qu'il ecrive les don-
nees lues dans l'ensemble 20 a dans la section de sortie-
62 b de l'ensemble 20 b L'implantation particuliere d'une section
d'entree ou de sortie de la memoire partagee d'un ensemble de commande
de liaison dans l'espace d'adressage
de l'organe principal de commande par cet organe est de-
crite plus en detail dans la suite du present memoire.
Bien que la figure 4 indique que le bloc d'adres-
ses reserve a la fenetre de memoire partagee se trouve dans le bloc
d'adresses comprenant les 8 k derniers octets de l'espace d'adressage
de l'organe principal de commande, la fenetre 50 peut se trouver
n'importe o dans l'espace
* d'adressage de l'organe principal De meme, le bloc d'em-
placements de memoire partagee peut se trouver n'importe o dans
l'espace de memoire de l'ensemble de commande de liaison En outre, les
tailles de la memoire partagee et de l'espace d'adressage de l'organe
principal de commande sont donnees uniquement a titre purement
illustratif et
non limitatif.
Lorsque la fonction d'implantation et le trans-
fert des donnees d'un ensemble de commande-de liaison a
un autre doivent etre commandes, l'ensemble source de com-
mande, ayant les donnees a transferer, transmet un signal de "demande
d'interruption" a l'organe principal 29 de
commande par l'intermediaire du canal parallele 40 d'entree-
sortie (figure 2) de l'ensemble de commande Comme l'in-
dique la figure 5, le canal parallele 40 a un circuit paral-
lele d'entree-sortie 64 Dans le mode de realisation re-
presente, ce circuit 64 est un dispositif programmable
a deux canaux qui constitue un circuit d'interface compa-
tible a la logique TTL (logique transistor-transistor) entre l'organe
principal 29 et l'ensemble de microtraitement
32 de l'ensemble de commande de liaison Le circuit paral- lele 64 peut
par exemple etre une paillette de circuit integre d'organe de
commande d'entree-sortie parallele "Zilog" qui est compatible au
microprocesseur "Zilog" Z 80 A.
Le circuit 64 d'entree-sortie parallele a plu-
sieurs registres de commande destines a conserver des si-
gnaux de commande tels que des signaux d'interruption et des signaux
d'autorisation Lorsqu'un ensemble de commande de liaison doit
interrompre l'organe principal de commande,
l'ensemble 32 de microtraitement de cet ensemble de com-
mande met a un un bit dans un registre de commande du circuit 64 et
provoque ainsi la creation d'un signal de demande d'interruption dans
une ligne 66, ce signal parvenant,
par un circuit logique 70 d'interruption et la l Igne com-
mune de l'ensemble, a l'ensemble 44 de microtraitement
de l'organe principal de commande.
Lorsque cet ensemble de microtraitement 44 de l'organe principal
recoit une demande d'interruption, il transmet un signal de
"reconnaissance d'interruption" par
la ligne commune 14 Le circuit 64 d'entree-sortie paral-
lele de l'ensemble particulier de commande de liaison qui a forme le
signal de demande d'interruption repond par transmission du contenu
d'un registre de commande dans
la ligne commune 14 par l'intermediaire d'un jeu d'emetteurs-
recepteurs 68 reliant le circuit 64 a la ligne commune 14.
Les donnees transmises ainsi a la ligne com-
mune 14 a la suite d'un signal de reconnaissance d'inter-
ruption, sont appelees "vecteur d'interruption" et sont
introduites par l'ensemble 44 de microtraitement Le vec-
teur d'interruption indique a l'organe principal de com-
mande l'identite du circuit particulier 64 d'entree-sortie (et donc de
l'ensemble 20 particulier de commande) qui
a forme la demande d'interruption recue, ainsi que le sous-
programme particulier permettant le traitement de la de-
mande d'interruption Le contenu du registre de commande
du vecteur d'interruption est par exemple etabli par l'en-
semble 44 de microtraitement de l'organe principal au-mo-
ment o l'ensemble est mis sous tension.
Les circuits paralleles 64 d'entree-sortie ont un circuit logique
integre destine a determiner le canal ayant l'ordre hierarchique le
plus eleve parmi les circuits
251 ?W 81
paillettes paralleles d'entree-sortie qui demandent une inter-
ruption au meme moment Les circuits paillettes paralleles des unites
de commande de liaison, par l'intermediaire du circuit logique interne
d'interruption, peuvent etres interconnectes en guirlandes afin qu'ils
assurent la com- mande automatique suivant la hierarchie
d'interruption, sans circuit logique externe Cependant, dans le cas
d'un
grand nombre d'ensembles de commande de liaison et en con-
sequence d'un grand nombre de circuits paralleles d'entree-
sortie relies a la ligne commune 14, il peut etre souhai-
table d'ajouter un circuit logique de lecture par antici-
pation destine a permettre a l'utilisation d'un grand nom-
bre de tels circuits Un exemple de-circuit logique de consultation par
anticipation est decrit dans la brochure "PIO Technical Manual" et-est
represente par le circuit
logique 70 d'interruption de la -figure 5, pour chaque en-
semble de commande de liaison et par le circuit logique 72 de commande
d'interruption (figure 3) pour l'organe
principal 29 de commande.
Comme l'indique la figure 5, la memoire partagee 28 de chaque ensemble
de commande comporte une memoire a acces direct 74 a double canal a
laquelle l'ensemble 32 de microtraitement local et l'organe principal
29 de commande peuvent avoir tous deux acces Un canal de la memoire 74
est relie par un jeu d'emetteurs-recepteurs 76 a la ligne commune
interne 34 de l'ensemble de commande de liaison alors que l'autre
canal est relie par un jeu
d'emetteurs-recepteurs 78 a la ligne commune 14 de l'en-
semble Les emetteurs-recepteurs 68, 76 et 78 peuvent etre par exemple
formes par des circuits integres paillettes
formant des portes LS 244 et LS 245.
L'ensemble de microtraitement local 32, lors-
qu'il veut l'acces a la memoire 74 a acces direct de la memoire
partagee 26, adresse cette memoire 74 par mise de signaux d'adresse
(correspondant aux emplacements dans
la memoire 74) dans la ligne commune interne 34 de l'en-
semble de commande Un circuit logique 80 de selection -
de memoire decode les bits d'ordre eleve des signaux d'adresseet forme
un signal de "selection" transmis par
une ligne 82 a un circuit logique 84 d'encombrement asso-
cie a la memoire 74 Lorsque cette derniere n'est pas aus-
si adressee par l'organe principal de commande 29, le circuit logique
84 d'encombrement forme un signal d'autorisation" transmis par une
ligne 86 aux emetteurs-recepteurs 76 afin
que ceux-ci transmettent les signaux d'adresse et les si-
gnaux de donnees de la ligne commune interne 34 de l'en-
semble de commande a la memoire a acces direct 74 De cette
maniere, l'ensemble de microtraitement local 32 peut adres-
ser la memoire 74 a acces direct de la memoire partagee 28 et peut
ecrire des donnees dans la section d'entree
de la memoire 74 en vue de leur transfert a un autre en-
semble de commande de liaison Apres ecriture des donnees
dans la section d'entree, l'ensemble local de microtrai-
tement 32 etablit un bit de commande dans le circuit paral-
lele d'entree-sortie 64 afin qu'il cree un signal de de-
mande d'interruption comme decrit precedemment A ce mo-
ment, l'ensemble de microtraitement 32 declenche aussi le circuit 42
formant compteur et rythmeur afin qu'il cree un signal local de
demande d'interruption transmis par une ligne 88-a l'ensemble local 32
lorsque l'interruption de-l'ensemble n'est pas reconnue par l'organe
principal
de commande-29 au cours d'une periode predeterminee.
Apres reconnaissance du signal de demande d'in-
terruption de l'ensemble et determination de l'identite
de l'ensemble de commande de liaison qui demande l'inter-
ruption, l'organe principal 29 de commande implante la section
d'entree de la memoire partagee 28 de cet ensemble de cealnde dans la
section d'entree 52 de la fenetre 50 de memoire partagee de l'espace
d'adressage de l'organe principal de commande A cet effet, l'organe
principal
29 de commande adresse le circuit parallele 64 d'entree-
sortie de l'ensemble de commande de liaison qui est deman-
deur, et il met a un un bit de commande de section d'entree d'un
registre de commande d'implantation dans le circuit
parallele 64 du canal parallele 40 d'entree-sortie.
Le canal 40 a un decodeur 90 d'adresse
d'entree-sortie qui decode les signaux d'adresse prove-
nant de l'organe principal de commande et cree un signal
d'autorisation de circuit parallele d'entree-sortie qui, par une ligne
92, parvient au circuit parallele 64
d'entree-sortie lorsque les signaux d'adresse correspon-
dent a l'adresse du registre de commande d'implantation de ce circuit
parallele 64 Le signal d'autorisation de
ce circuit parallele peimet au registre de commande d'im-
plantation du circuit parallele 64 d'accepter les donnees provenant de
l'organe principal de commande et transmises par la ligne commune 14
de l'ensemble par l'intermediaire
des emetteurs-recepteurs 68.
Lorsqu'il est a un, le bit de commande de la section d'entree du
registre de commande d'implantation cree un signal de commande
d'implantation dans la section d'entree qui est transmis par une ligne
94 a un circuit logique 96 de selection de memoire Le signal de
commande
d'implantation de la section d'entree autorise l'accepta-
tion,-par la section d'entree de la-memoire partagee 28 de cet
ensemble de commande de liaison, des signaux d'adresse provenant de
l'organe principal de commande et
transmis par la ligne commune 14 de l'ensemble comme indi-
que sur la figure 4 Le registre de commande d'implanta-
tion a un second bit qui est mis a un par l'organe princi-
pal 29 de commande afin qu'il forme un signal de recon-
naissance d'entree transmis par une ligne 93 au circuit 42 formant
compteur et rythmeur L'arrivee du signal de
reconnaissance d'entree provoque la creation par ce cir-
cuit 42 dlun signal local de demande d'interruption trans-
mis par la ligne 88 a l'ensemble local de microtraitement.
Apres l'implantation dans l'espace d'adresse, l'organe principal de
commande peut adresser la section d'entree par transmission des
'signaux d'adresse par la ligne commune 14 de l'ensemble Les memes
signaux d'adresse sont presentes a la memoire partagee 28 de chaque
ensemble de commande de liaison mais seule la section d'entree qui
est implantee dans l'espace d'adressage de l'organe prin-
cipal de commande repond aux signaux d'adresse provenant
de cet organe Les bits d'ordre eleve des signaux d'adres-
se sont decodes par le circuit logique 96 de selection de memoire de
la memoire partagee 28 qui forme un signal de "selection" transmis par
une ligne 98 au circuit logique
84 d'encombrement lorsque le signal de commande d'implan-
tation de section d'entree, transmis par la ligne 94, est actif Si
l'ensemble local de microtraitement
n'a pas deja acces a la memoire partagee 28, le circuit-
logique 84 d'encombrement cree un signal d'autorisation transmis par
une ligne 100 aux emetteurs-recepteurs 78 afin que les bits d'adresse
d'ordre faible soient transmis par l'intermediaire du jeu
d'emetteurs-recepteurs 78 a
la memoire a acces direct 74 de la memoire partagee -
L'organe principal de commande qui a ainsi acces a la section d'entree
de l'ensemble source de commande de liaison, peut lire la partie
initiale des-donnees qui
y sont conservees afin qu'il determine l'identite de l'en-
semble destinataire de commande de liaison Ces signaux
de donnees sont transmis a la ligne commune 14 de l'en-
semble par l'intermediaire des emetteurs-recepteurs 78
qui sont autorises par l'organe principal de commande.
La section de sortie de la memoire partagee de l'ensemble destinataire
de commande de liaison est alors implantee dans la section de sortie
54 de la fenetre de
memoire partagee de l'espace d'adressage de l'organe prin-
cipal de commande d'une maniere analogue -a celle qu'on
a decrite pour la section d'entree Ainsi, l'organe prin-
cipal de commande adresse le registre de commande d'im-
plantation du circuit parallele 64 d'entree-sortie de l'en-
semble destinataire de commande de liaison afin qu'il eta-
blisse un bit de commande de section de sortie du registre de commande
d'implantation qui provoque la creation d'un signal de commande
d'implantation dans la section de sortie transmis par une ligne 95 a
l'ensemble correspondant de
commande de liaison Ce signal de commande d'implanta-
tion autorise l'acceptation, par la section de sortie de
la memoire partagee 28 de l'ensemble destinataire de-com-
mande, des signaux d'adresse et des signaux de donnees provenant de
l'organe principal de commande par l'interme-
diaire des emetteurs-recepteurs 78.
En outre, plusieurs sections de sortie peuvent etre implantees dans la
fenetre de memoire partagee de l'organe principal de combmande Ainsi,
cet organe peut etablir le bit de commande d'implantation de section
de sortie dans plusieurs ensembles de commande de liaison
avant l'adressage des sections de sortie des memoires par-
tagees de ces ensembles De cette maniere, l'organe prin-
cipal de commande peut lire les donnees dans la section d'entree de
l'ensemble source de commande de liaison et peut ecrire des donnees
dans un ou plusieurs ensembles
destinataires de commande de liaison.
Apres que l'organe-principal 29 de commande a transfere les-donnees de
la section d'entree de l'ensemble source de commande de liaison dans
la section de sortie d'un ensemble destinataire de commande de
liaison, cet organe met a un un quatrieme bit du registre de commande
d'implantation du circuit parallele d'entree-sortie de l'ensemble
destinataire de commande-de liaison afin qu'il
cree un signal de demande de sortie transmis par une li-
gne 104, en provenance du circuit parallele 64, au circuit 42 formant
compteur et rythmeur Ce circuit 42, lorsqu'il recoit le signal de
demande de sortie, cree une demande d'interruption transmise par la
ligne 88 a l'ensemble de microtraitement 32, ce signal indiquant a cet
ensemble que des -donnees ont ete transferees a la section de sortie
de sa memoirepartagee 28 L'ensemble 32 de microtraitement, a la suite
du signal d'interruption, lit les donnees dans la section de sortie de
sa memoire partagee, traite les
donnees et les transmet au dispositif destinataire exte-
rieur par l'intermediaire du module convenable d'-interface 18 et du
canal d'entree-sortie convenable 16 du module processeur. Le circuit
logique 96 de -selection de memoire de la memoire partag Ue 28 est
represente plus en detail
sur la figure 6 Ce circuit logique 96 comprend un deco-
deur 1/8 110 qui peut etre une paillette de circuit inte- gre LS 138
par exemple Le decodeur 110 a trois entrees
de selection A, B et C reliees aux trois bits d'ordre ele-
ve d'adressage de l'ensemble SA 12-SA 14 respectivement,
et une entree d'autorisation reliee au bit d'adresse d'or-
dre le plus eleve SA 15 de la ligne commune 14 de l'ensem-
ble Ces quatre bits d'adresse de l'ensemble d'ordre-eleve sont utlises
pour la selection d'un bloc particulier de
4 k octets d'emplacements de memoire adressable par gold-
gane principal de commande.
Le circuit logique 96 de selection de memoire
comprend en outre une porte ET 112 ayant une entree d'in-
version reliee a la ligne 94 de commande d'implantation de section
d'entree, en provenance du circuit parallele 64 d'entree-sortie
(figure 5) *et une entree d'inversion reliee par un branchement 114 a
l'une des huit sorties du decodeur 110 Dans le mode de realisation
represente, le branchement 114 est represente relie a une sortie 116
du decodeur 110 Cette ligne 116 desortie est active, -
c'est-a-dire a un faible niveau logique, lorsqu'il existe une
combinaison particuliere d'etats des bits d'adresse SA 12-SA 15 Cette
combinaison d'etats constitue l'adresse de la section d'entree de la
memoire partagee de'chaque ensemble de commande de liaison L'adresse
de la section d'entree par rapport a l'organe principal de commande
est facilement decalee par simple connexion du-branchement
114 a une autre sortie du decodeur 110.
Le signal de sortie de la porte ET 112 est relie a l'entree d'une
porte NI 118 qui a une sortie 120 reliee a l'entree d'inversion d'une
seconde porte ET 122 La sortie de cette derniere est reliee a la ligne
98 de selection de memoire donnant acces a l'organe principal
de-commande
qui est relie au circuit logique 84 d'encombrement (figure 5).
Si le signal de commande d'implantation de la section
d'entree transmis par la ligne 94 est actif (niveau lo-
gique faible) et si l'adresse de la section d'entree dans
la memoire partagee est presentee aux entrees du deco-
deur 110, le signal de selection de memoire 98 devient actif
&#x003C;faible niveau logique) lorsque l'organe principal de commande
a acces a la memoire &#x003C;le signal "SMMREQ" est actif) Si
l'ensemble local 32 de microtraitement n'a pas deja acces a la memoire
partagee, le circuit logique 84 d'encombrement (figure 5) autorise la
transmission par
l'emetteur-recepteur 78 des signaux d'adresse (et des si-
gnaux de donnees) provenant de l'organe principal de com-
mande vers la memoire 74 a acces direct de la memoire par-
tagee De cette maniere, le signal de commande d'implanta-
tion de la section d'entree permet a la section d'entree de la memoire
partagee d'accepter les signaux d'adresse
provenant de l'organe principal de commande.
Le circuit logique 96 de selection de memoire comporte en outre une
porte ET supplementaire 124 qui a des entrees d'inversion reliees a la
ligne 95 de commande si I d'implantation de la section de sortie et a
l'une des huit sorties du decodeur 110 par un branchement 126 Le
signal de sortie de la porte ET 124 est transmis a l'autre entree de
la porte NI 118 Le circuit logique a un fonctionnement
analogue et forme un signal de selection de memoire trans-
mis par la ligne 98 lorsque l'adresse de la section de sortie est
presentee au decodeur 110 alors que le signal
de commande d'implantation de section de sortie de la li-
gne 95 est active pendant une demande de memoire transmise par
l'organe principal 29 de commande A ce moment, les sections de sortie
des memoires partagees 28 peuvent se voir attribuer un quelconque bloc
d'adresses de 4 k octets dans l'espace d'adressage de l'organe
principal de commande par connexion selective des branchements 126 aux
decodeurs
110 des ensembles de commande de liaison.
On se refere maintenant a la figure 7 qui repre-
sente le circuit logique 84 d'encombrement de la memoire partagee-28,
comprenant deux basculeurs D 130 et 132 Le
basculeur 130 est etabli chaque fois que l'organe prin-
cipal de commande a acces a la memoire partagee 28 de l'en-
semble de commande de liaison De meme, le basculeur 132
est etabli chaque fois que l'ensemble local de microtrai-
tement de l'ensemble de commande de liaison a acces a la memoire
partagee 28 Ainsi, l'entree D du basculeur 130 est reliee a la ligne
98 de selection de memoire de l'organe principal de commande,
provenant du circuit logique 96
de selection de memoire de cet organe La ligne 98 de se-
lection est aussi reliee a l'entree d'une porte NON-ET 134 qui a une
autre entree reliee a la sortie Q du second
basculeur 132 Ainsi, lorsque l'organe principal de com-
mande essaie d'avoir acces a la memoire partagee 28 (le
signal de selection de memoire est actif) alors que l'en-
semble local de microtraitement a deja acces a la memoire partagee
(basculeur 132 etabli) un signal d'attente est
transmis par une ligne 136 a la ligne commune 14 de l'en-
semble (figure 5), ce signal parvenant a l'ensemble de microtraitement
de l'organe principal de commande Cette operation empeche l'acces
simultane de l'organe principal de commande a la memoire partagee
pendant que l'ensemble
local de microtraitement de l'ensemble de commande de liai-
son a acces a la memoire partagee De meme, Une porte NON-
ET 138 cree un signal d'attente transmis par une ligne
140 a l'ensemble local 32 de microtraitemient lorsque l'en-
semble de commande de liaison cherche a avoir acces a la memoire
partagee (signal de selection de memoire actif) pendant que l'organe
principal de commande a deja acces
a la memoire partagee (le basculeur 130 est etabli).
Les basculeurs 130 et 132 ne peuvent changer
d'etat qu'en presence d'un signal d'horloge qui est trans-
mis aux entrees d'horloge CLK des basculeurs 130 et 132.
Cependant, un circuit 142 a retard transmet le signal d'hor-
loge a l'entree d'horloge du second basculeur 132 afin qu'il
introduise un retard tel que le signal d'horloge
arrive au basculeur 130 avant l'arrivee au basculeur 132.
Ainsi, si l'organe principal de commande et l'ensemble local de
microtraitement 32 cherchent a avoir acces en
meme temps a la memoire partagee, le signal d'horloge ar-
rive d'abord au basculeur 130 si bien que la sortie Q du basculeur 130
change d'etat la premiere Ainsi, la sortie Q du basculeur 130 devient
active (niveau logique eleve) et provoque la transmission d'un signal
d'attente par la
ligne 140 a l'ensemble local de microtraitement.
Lorsque la sortie Q du basculeur 130 devient active, la sortie Q
deviant aussi active (faible niveau logique) si bien qu'un signal
d'autorisation est transmis par la ligne 100 aux emetteurs-recepteurs
78 (figure 5) reliant la ligne commune 14 de l'ensemble a la memoire
74 a acces direct de la memoire partagee 28 La sortie du basculeur 130
est aussi reliee a l'entree d'effacement CLR du second basculeur 132
Ainsi, lorsque la sortie Q du basculeur 130 devient active, la sortie
du basculeur 132 devient inactive (niveau logique eleve) si bien que
les emetteurs- recepteurs 76 {figure 5) qui relient la ligne commune
interne 34 de l'ensemble de commande de liaison a la memoire a acces
direct 74 de la memoire partagee 28 ne peuvent pas fonctionner De
cette maniere, les lignes communes d'adresse et de donnees de la ligne
commune 14 de l'ensemble sont reliees a la memoire 74 a acces direct,
et les lignes communes d'adresse et de donnees de la ligne commune
interne 34 de l'ensemble de commande de liaision ne sont pas reliees a
la memoire 74 lorsque le basculeur est etabli La sortie Q du basculeur
132 est reliee
de maniere analogue a l'entree d'effacement CLR du bascu-
leur 130 afin que celui-ci soit retabli et que l'emetteur-
recepteur 78 ne puisse pas fonctionner lorsque la sortie du basculeur
132 devient active L'emetteur-recepteur
76 peut alors transmettre les signaux d'adresse et de don-
nees de l'ensemble local de microtraitement 32 a la me-
moire partagee 28, tout en decouplant les lignes communes
d'adresse et de donnees de la ligne commune 14 de l'en-
semble de la memoire a acces direct 74.
Comme indique precedemment, chaque ensemble de commande de liaison
peut commander jusqu'a quatre modules 18 d'interface de ligne par
lesquels les donnees
sont echangees avec les dispositifs peripheriques La fi-
gure 8 represente plus en detail un exemple de module d'in-
terface de ligne Le role principal de chacun de ces mo- dules 18 est
d'assurer une conversion serie-parallele des
donnees Par exemple, le module 18 peut assembler des carac-
teres ayant 5 a 8 bits provenant d'un courant serie de
donnees binaires provenait d'un canal 16 d'entree-sortie.
Les caracteres assembils sont alors introduits par -l'ensemble de
ccmnande de liaison De meme, le module 18 met sous forme serie les
donnees paralleles provenant de l'ensemble de
commande de liaison, dans une sequence transmise d'impul-
sions binaires parvenant, par-l'intermediaire du canal
16 d'entree-sortie, a-un dispositif peripherique.
Dans le mode de realisation represente, chaque
module d'interface a quatre canaux d'entree-sortie, repre-
sente chacun par une carte reperee en traits interrompus comme indique
par la reference 152 Chaque canal 152 d'entree-sortie comprend un
circuit 154 de commande de
communication serie qui assure la mise des donnees au for-
mat convenant a la communication de donnees en serie comme
decrit precedemment Ce circuit de commande de communica-
tions en serie peut-etre realise par exemple sous forme
d'un circuit integre paillette d'organe de commande paral-
lele d'entree-sortie "Zilog" Z 90 comme decrit precedemment, avec en
outre un circuit integre paillette d'organe de
commande d'entree-sortie serie "Zilog" Serial I/O.
Le circuit serie d'entree-sortie est un disposi-
tif programmable a double canal pouvant traiter des pro-
tocoles de type asynchrone, synchrone et a bits synchrones, par
exemple des protocoles "IBM Bisync" (communications
synchrones binaires), "HDLC" (commande de liaison de don-
nees de niveau eleve), "SDLC" (commande de liaison de don-
* nees synchrones) et d'autres protocoles series Les cir-
cuits d'entree-sortie serie et parallele des circuits 154 de commande
de communications serie, sous la commande de
251878 1
l'ensemble de commande de liaison, remplissent les fonc-
tions de traitement de liaison de donnees telles que la creation et la
verification de donnees de verification
de redondance cyclique, l'introduction automatique de ca-
racteres de synchronisation ou d'etiquette et l'introduc-
tion et la suppression automatique d'un zero.
Chaque canal 152 d'entree-sortie a des portes
156 a boucle de retour commandees par un bit de sortie -
du circuit parallele d'intree-sortie Ces portes 156 sont utilisees en
mode de test interne dans lequel le circuit
d'entree-sortie serie est deconnecte de l'ensemble utili-
sateur et les sorties de l'emetteur d'entree-sortie serie
du canal sont reliees aux entrees du recepteur d'entree-
sortie serie De cette maniere, chaque ensemble de com-
mande de liaison peut verifier si les donnees sont conve-
nablement transmises.
Le terminal a tube a rayons cathodiques, gold-
dinateur ou un autre dispositif externe est connecte au controleur de
transmissions 10 au niveau du connecteur 158 Chacun des canaux
d'entreesortie 152 du module 18
d'interface represente sur la figure 8 est destine a cor-
respondre a la norme d'interface RS-232-C Ainsi, le connec-
teur 158 a 25 broches Des jeux 160 et 162 de cavaliers per-
mettant l'affettation variable des lignes de commande et de
donnees au connecteur 158 et des broches d'entree et de sortie des
cir-
cuits serie et parallele du circuit 154 respectivement.
Par exemple, le module d'interface de ligne RS 232-C peut etre relie
afin qu'il fonctionne a la maniere d'un terminal
de donnees ou d'un equipement de communications de donnees.
Un jeu de circuits 164 de suppression de cou-
rant transitoire protege les differents composants du con-
troleur de transmissions 10 contre les courants et les tensions
transitoires apparaissant dans l'une quelconque des lignes de signaux
de commande et de signaux de donnees, provenant du dispositif
exterieur relie au controleur de transmissions 10 au niveau du
connecteur 158 Un jeu de
circuits 166 de pilotage RS-232 et de recepteurs 168 du-
251878 1
type RS-232 transforme les tensions suivant la norme RS-232 en niveaux
de tension-qui sont-compatibles avec les circuits du module 18
d'interface et du controleur Un isolement supplementaire est assure
par un jeu de coupleurs optiques ou optrons 170 Bien que le module 18
represente sur la figure 8 ait ete indique comme satis-
faisant a la norme d'interface physique RS-232,le contro-
leur 10 de transmissions peut avoir d'autres modules d'in-
terface de ligne permettabt le couplage de dispositifs
-10 externes qui necessitent'des interfaces d'autres normes.
Un circuit 172 de detection de frequence de bits est destine a
determiner la frequence de transmission des donnees lues par
l'ensemble 20 de commande de liaison, Cet ensemble peut alors
programmer un generateur 174 de
frequence de bits destine a transmettre des signaux d'hor-
loge a une -frequence qui convient a la frequence de trans-
mission des donnees detectees Le circuit 172 de detection de la
frequence des bits peut etre par-exemple sous forme d'un circuit
compteur-rythmeur"'Zilog Z 80, et le generateur 174 de frequence de
bits-peut etre une paillette de circuit
integre COM 5016 par exemple.
L'ensemble de commande de liaison peut adresser les circuits integres
ducircuit 154 de communication serie, du circuit 172 de detection de
frequence de bits ou du circuit 174 generateur de frequence de bits
par transmission des signaux convenables d'adresse qui sont decodes
par
un circuit logique 176 de decodage d'adresse et de verifi-
cation de parite Ce circuit 176 transmet un signal d'auto-
risation au circuit integre qui est adresse par l'ensemble de commande
La ligne commune 30 de l'ensemble de commande
de liaison et du module d'interface est reliee aux cir-
cuits integres du canal d'entree-sortie 152 par un jeu
d'emetteurs-recepteurs 178 de ligne commune de donnees.
Les interruptions transmises a l'ensemble de
commande de liaison sont creees par les circuits d'entree-
sortie serie et parallele du circuit 154 de commande Ces circuits
peuvent mettre en oeuvre la structure incorporee d'hierarchie
d'interruption en guirlande Lorsqu'un grand nombre de ces circuits
sont interconnectes,=un circuit
logique de consultation par anticipation peut etre uti-
lise comme decrit precedemment Ce circuit est represente par le
circuit logique 180 de commande d'interruption et de ligne commune et
par le circuit logique 182 d'interruption
(figure 2) de l'ensemble de commande de liaison.
La description qui precede montre clairement
que le controleur de transmissions selon l'invention peut gerer un
nombre eleve de modulesprocesseurs et n'est pas limite par l'espace
d'adressage de l'organe principal de commande qui transfere les
donnees d'un module processeur a un autre En outre, l'architecture
decrite precedemment permet le transfert simultane de donnees a
plusieurs modules
processeurs.
Il est bien entendu que l'invention n'a ete decrite et representee
qu'a titre d'exemple preferentiel et qu'on pourra apporter toute
equivalence technique dans ses elements constitutifs sans pour autant
sortir de son
cadre.
Claims
_________________________________________________________________
=-' REVENDICATIONS -
1 Ensemble de traitement de donnees, caracterise en ce qu'il comprend
-: plusieurs processeurs ( 12) destines au trai tement de donnees,
chaque processeur ayant une memoire
partagee ( 28) destinee a conserver des donnees a trans-
ferer a la memoire partagee d'un autre processeur et a recevoir des
donnees de la memoire partagee d'un autre processeur, toutes les
meiioires partagees ayant un bloc d'adresses en commun; et un
dispositif de transfert de donnees d'une memoire partagee a une autre,
ce dispositif de transfert
comprenant-un dispositif d'adressage de chacune des me-
moire partagee ( 28) afin que les donnees soient lues dans une memoire
partagee ou ecrites dans une memoire partagee, et un dispositif
d'autorisation de l'acceptation, par une memoire partagee
particuliere, d'une adresse provenant du dispositif de transfert de
donnees, toutes les memoires partagees non autorisees ignorant
l'adresse provenant du
dispositif de transfert de donnees.
2 Ensemble de traitement de donnees, caracterise
en ce qu'il comprend-: -
une ligne commune ( 14) de l'ensemble, plusieurs module processeurs (
12) -ayant chacun un processeur ( 20) et une memoire partagee ( 28)
associee, reliee a la ligne commune de l'ensemble, chaque memoire
partagee ayant un bloc d'adresse, par rapport a la ligne commune de
l'ensemble, en commun avec les autres memoires
partagees, chaque processeur ayant un dispositif d'ecri-
ture de donnees dans la memoire partagee associee, les donnees etant
destinees a etre transferees a la memoire partagee d' un autre module
processeur, et un dispositif
de lecture des donnees dans la memoire partagee, ces don-
nees ayant ete transferees par la memoire partagee d'un autre module
processeur, et un organe principal ( 29) de commande relie a la ligne
commune de l'ensemble et destine a transmettre
des signaux commun E d'adresse a toutes les memoires parta-
gees ( 28) afin que des donnees soient lues dans une me-
moire partagee choisie et soient ecrites dans au moins
une memoire partagee choisie, l'organe principal de com-
mande ayant un dispositif destine a transmettre un signal
d'autorisation a un module processeur particulier afin qu'il
selectionne la memoire partagee de ce module, chaque module-processeur
( 12) ayant en outre
un dispositif d'autorisation commande par un signal d'au-
torisation et destine a permettre l'acceptation par la -
memoire partagee du module processeur associe, des signaux
communsd'adresse provenant de l'organe principale de com-
mande. 3 Ensemble selon la revendication 2, caracterise en ce que
chaque memoire partagee ( 28) comporte une sec-
tion d'entree &#x003C; 60 a, 60 b) ayant un 'bloc-d'adresses, par
rapport a la ligne commune de l'ensemble,-qui est commun aux sections
d'entree des autres memoires partagees, et une section de sortie ayant
un bloc d'adresse, par rapport a la ligne commune &#x003C; 14) de
l'ensemble, en commun avec les sections de sortie des autres memoires
partagees,
le dispositif de transmission d'un signal d'au-
terisation comprend un dispositif destine a transmettre un signal
d'autorisation d'entree a un module processeur
particulier ( 12) afin qu'il selectionne la section d'en-
tree ( 60 a, 60 b) de la memoire partagee de ce processeur et un
signal d'autorisation de sortie transmis a un ou plusieurs modules
processeurs afin qu'il selectionne les sections de sortie &#x003C; 62
a, 62 b) de la memoire partagee du module ou des modules processeurs
choisis, et
le dispositif d'autorisation comprend un dis-
positif destine a autoriser l'acceptation, par la secton
d'entree de la memoire partagee associee, des signaux com-
muns d'adresse a la suite d'un signal d'autorisation d'en-
tree, et a autoriser l'acceptation, par la section de sortie de la
memoire partagee associee, des signaux codmmuns
251878 1
d'adresse a la suite d'un signal d'autorisation de sortie.
4 -Ensemble selon la revendication 2, caracterise en ce que le
dispositif de validation comporte un registre relie a la ligne commune
( 14) de l'ensemble et destine a conserver le signal d'autorisation
provenant de l'organe principal de commande et plusieurs portes
commandes par le signal d'autorisation et reliant la memoire partagee
a la ligne commune de l'ensemble de maniere que les signaux d'adresse
provenant de cette ligne commune et les signaux de donnees transmis a
la memoire partagee et provenant de celle-ci, lorsque le
fonctionnement de celle-ci est
autorise, puissent etre echanges.
Ensemble de traitement de donnees, caracterise en ce qu'il comprend
plusieurs dispositifs( 12) de traitement de don-
nees ayant chacun une memoire comprenant un bloc de me-
moire partagee ( 28) ayant un bloc commun d'adresses avec les blocs de
memoire partagee des autres dispositifs de traitement, un dispositif
de transfert de donnees d'un bloc de memoire partagee a un autre,
ayant un espace d'adressage qui comprend une fenetre ( 50) de memoire
partagee delimitee par le bloc commun d'adresses des blocs de memoire
partagee des ensembles de traitement, et un dispositif d'implantation
du bloc de memoire partagee d'un ou plusieurs dispositifs de
traitement ( 12) dans la fenetre ( 50) de memoire partagee du
dispositif
de transfert de donnees afin que la memoire-partagee im-
plantee accepte une adresse contenue dans le bloc commun d'adresses et
que les memoires partagees non implantees
n'acceptent pas ces donnees.
6 Controleurs de&transmissions caracterise en ce qu'il comprend: une
ligne commune d'ensemble ( 14), plusieurs canaux d'entree-sortie,
plusieurs processeurs( 12) associes chacun a au moins un canal
d'entree- sortie et ayant un dispositif d'interface assurant le
couplage entre le processeur et
les canaux associes d'entree et-de sortie, chaque proces-
seur ayant en outre une memoire partagee reliee a la ligne commune de
l'ensemble et un dispositif d'introduction de donnees d'un canal
d'entreesortie, de traitement des don- nees et de conservation de ces
donnees dans la memoire partagee associee afin qu'elles puissent etre
transferees a la memoire partagee d'un autre processeur, et un-organe
principal de commande ( 29) relie a
la ligne commune ( 14) de' l'ensemble et destine a trans-
mettre des signaux communs d'adresse a toutes les memoires partagees
afin que des donnees soient lues dans une me
moire partagee choisie et ecrites dans au moins une me-
moire partagee choisie, l'organe principal de commande 1.5 comprenant
un dispositif destine a transmettre un signal d'autorisation a un
processeur particulier afin que la memoire partagee de celui-ci soit
choisie,
chaque processeur ( 12) ayant-en outre un re-
gistre relie a la ligne commune de l'ensemble et destine a conserver
un signal d'autorisation provenant de l'organe principal de commande,
un dispositif-commande par le -signal
memorise d'autorisation et destine a permettre l'accepta-
tion par la memoire partagee associee du processeur des signaux
communs d'adresse provenant de l'organe de commande,' et un dispositif
de lecture des donnees ecrites dans la
memoire partagee associee par l'organe principal de com-
mande et de transmission des donnees a un canal d'entree-
sortie associe a ce processeur.
? ?
Display vertical position markers.<br/><br/>This option will display
the relative positions of currently selected key terms within the full
document length.<br/><br/>You can then click the markers to jump to
general locations within the document, or to specific discoveries if
you know whereabouts in the document they occur. [32][_]
Open a preview window.<br/><br/>This window will provide a preview of
any discovery (or vertical marker) when you mouse over
it.<br/><br/>The preview window is draggable so you may place it
wherever you like on the page. [33][_]
[static.png]
[close.png]
Discovery Preview
(Mouse over discovery items)
[textmine.svg] textmine Discovery
« Previous
Multiple Definitions ()
Next »
Enlarge Image (BUTTON) ChemSpider (BUTTON) PubChem (BUTTON) Close
(BUTTON) X
(BUTTON) Close
(BUTTON) X
TextMine: Publication Composition
FR2518781
(BUTTON) Print/ Download (BUTTON) Close
1. Welcome to TextMine.
The TextMine service has been carefully designed to help you
investigate, understand, assess and make discoveries within patent
publications, quickly, easily and efficiently.
This tour will quickly guide you through the main features.
Please use the "Next" button in each case to move to the next step
of the tour (or you can use [Esc] to quit early if you don't want
to finish the tour).
2. The main menu (on the left) contains features that will help you
delve into the patent and better understand the publication.
The main feature being the list of found items (seperated into
colour coded categories).
3. Click the Minesoft logo at any time to reset TextMine to it's
initial (start) state.
4. You can select which part of the document you'd like to view by
using the pull down menu here.
You can select "Full Text" to view the entire document.
5. For non-latin languages, (in most cases) full text translations
are available, you can toggle them on and off here.
You can also toggle the inline discovery translations between
English and their original language.
6. The pie chart icon will open a basic statistical breakdown of the
publication.
7. The sort icon allows you to sort the listed categories based on
the number of instances found.
Click to toggle between ascending and descending.
8. You can use the refine box to refine the discovered items in the
sections below.
Simply type what you are looking for, any items that do not match
will be temporarily hidden.
9. The publication has been analysed and we have identified items
within it that fit into these categories.
The specific items found are listed within the category headings.
Click the section header to open that section and view all the
identitfied items in that section.
If you click the checkbox all items in that section will be
highlighted in the publication (to the right).
The best thing to do is to experiment by opening the sections and
selecting and unselecting checkboxes.
10. The main output window contains the publication full text (or part
thereof if selected).
11. The Tools section contains tools to help you navigate the
"discovered" (highlighted) items of interest.
The arrows and counter let you move through the highlighted items
in order.
12. Other tools include a "Preview" option [ [preview.png] ] and the
ability to mark the relative locations of highlighted items by
using the "Marker" option [ [marker.png] ].
Try these out to best understand how they work, and to discover if
they are of use to you.
13. Items selected from the menu on the left will be highlighted in
the main publication section (here in the middle of the screen).
Click them for further information and insights (including
chemical structure diagrams where available).
14. Please experiment with TextMine - you cannot make any permanent
changes or break anything and once your session is closed (you've
log out) all your activity is destroyed.
Please contact Minesoft Customer Support if you have any questions
or queries at: support@minesoft.com
[34]____________________
[35]____________________
[36]____________________
[37]____________________
[38]____________________
[39]____________________
[40]____________________
[41]____________________
[42]____________________
[43]____________________
[BUTTON Input] (not implemented)_____ [BUTTON Input] (not
implemented)_____
Документ
Категория
Без категории
Просмотров
3
Размер файла
75 Кб
Теги
fr2518781a1
1/--страниц
Пожаловаться на содержимое документа