close

Вход

Забыли?

вход по аккаунту

?

FR2519194A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (102/ 651)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Gene Or Protein
(56/ 426)
[6][_]
RBF
(109)
[7][_]
ETRE
(71)
[8][_]
BTCI
(44)
[9][_]
Est A
(30)
[10][_]
CT1
(18)
[11][_]
DR1
(15)
[12][_]
RCH2
(9)
[13][_]
NFF
(8)
[14][_]
CT2
(7)
[15][_]
DCD1
(6)
[16][_]
MEF
(6)
[17][_]
DCD2
(5)
[18][_]
GT2
(5)
[19][_]
Intb
(5)
[20][_]
Copie
(4)
[21][_]
SFR1
(4)
[22][_]
EG1
(4)
[23][_]
Rs2
(4)
[24][_]
Ws4
(4)
[25][_]
RAM1
(4)
[26][_]
RAM2
(4)
[27][_]
GT3
(4)
[28][_]
DR3
(4)
[29][_]
DANS
(3)
[30][_]
DCD3
(3)
[31][_]
MS4
(3)
[32][_]
ROM1
(3)
[33][_]
ROM2
(3)
[34][_]
WS1
(3)
[35][_]
GT4
(3)
[36][_]
RCH1
(2)
[37][_]
Al3
(2)
[38][_]
WS3
(2)
[39][_]
DRF1
(2)
[40][_]
MFF
(2)
[41][_]
Reti
(1)
[42][_]
MLM
(1)
[43][_]
PMP
(1)
[44][_]
Lck
(1)
[45][_]
Appa
(1)
[46][_]
SPR1 A
(1)
[47][_]
Trl
(1)
[48][_]
ET1
(1)
[49][_]
Al4
(1)
[50][_]
WS2
(1)
[51][_]
Al2
(1)
[52][_]
GT6
(1)
[53][_]
Ine
(1)
[54][_]
RS1
(1)
[55][_]
ST6
(1)
[56][_]
GTX
(1)
[57][_]
MEF1
(1)
[58][_]
MEF11
(1)
[59][_]
A3R
(1)
[60][_]
40FF
(1)
[61][_]
Suc
(1)
[62][_]
Physical
(31/ 148)
[63][_]
8 bits
(77)
[64][_]
de 8 bits
(13)
[65][_]
1 bit
(6)
[66][_]
16 bits
(5)
[67][_]
de 4 bits
(4)
[68][_]
64 bits
(4)
[69][_]
256 bits
(3)
[70][_]
2048 bits
(3)
[71][_]
11 bits
(3)
[72][_]
4 bits
(3)
[73][_]
de 256 bits
(2)
[74][_]
de 10 bits
(2)
[75][_]
32 octets
(2)
[76][_]
8 s
(2)
[77][_]
4800 s
(2)
[78][_]
7 bits
(2)
[79][_]
de 2048 bits
(1)
[80][_]
33 bits
(1)
[81][_]
32 bits
(1)
[82][_]
258 bits
(1)
[83][_]
de 16 bits
(1)
[84][_]
12 bits
(1)
[85][_]
de 258 bits
(1)
[86][_]
1048 bits
(1)
[87][_]
de 256 octets
(1)
[88][_]
10 h
(1)
[89][_]
3 octets
(1)
[90][_]
1,6 ms
(1)
[91][_]
de 2 bits
(1)
[92][_]
de 3 bits
(1)
[93][_]
3N
(1)
[94][_]
Molecule
(10/ 46)
[95][_]
SR1
(27)
[96][_]
RCH3
(9)
[97][_]
CO
(3)
[98][_]
DES
(1)
[99][_]
C-F
(1)
[100][_]
RSO
(1)
[101][_]
IOSO-
(1)
[102][_]
BRCII
(1)
[103][_]
WH7
(1)
[104][_]
WH2
(1)
[105][_]
Disease
(2/ 18)
[106][_]
Lues
(17)
[107][_]
Tic
(1)
[108][_]
Organism
(3/ 13)
[109][_]
inti
(11)
[110][_]
lION
(1)
[111][_]
r par
(1)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2519194A1
Family ID 5986454
Probable Assignee Ricoh Co Ltd
Publication Year 1983
Title
_________________________________________________________________
EN Title MICROPROCESSOR CONTROLLER FOR FACSIMILE DISPLAY APPTS. - HAS
CLOCKED DATA INTERRUPTIONS DURING WHICH SCREEN LINE DATA ENTERED INTO
BUFFER MEMORY ARE RETRIEVED AND ENCODED
Abstract
_________________________________________________________________
L'INVENTION CONCERNE LES APPAREILS DE REPRODUCTION EN FAC-SIMILE.
ELLE SE RAPPORTE A UN APPAREIL DANS LEQUEL LA MAJORITE DES DIVERS
TRAITEMENTS EST ASSUREE EN TEMPS PARTAGE PAR UN SEUL MICRO-ORDINATEUR
V. UNE ZONE TAMPON DE LIGNE A UNE CAPACITE SUFFISAMMENT GRANDE POUR
QU'ELLE PUISSE CONTENIR TROIS LIGNES DE DONNEES, DANS UNE MEMOIRE DU
MICRO-ORDINATEUR, SI BIEN QUE LES DONNEES D'IMAGE PEUVENT ETRE
INTRODUITES DANS CETTE ZONE OU EXTRAITES DE CELLE-CI A TOUT MOMENT
POUR LEUR CODAGE OU LEUR DECODAGE. LES TEMPS MORTS SONT AINSI ELIMINES
DU TEMPS DE TEMPS DE FONCTIONNEMENT DU MICRO-ORDINATEUR DONT LA
VITESSE DE FONCTIONNEMENT EST GLOBALEMENT ACCRUE.
APPLICATION AUX APPAREILS DE REPRODUCTION EN FAC-SIMILE.
The system includes an image data gathering arrangement and a clock
intended to interrupt the microprocessor dealing with the facsimile
data after a predeterminal time period. A temporary memory stores
three lines of image data and its condition is monitored subsequent to
an interruption from the clock. The management of the system is such
that a line of data output is sequentially entered into the memory as
a free line space becomes available. A line of image data is read and
successively encoded from the time of the end of memory input until
the moment of the following clock interruption. The system is intended
to eliminate the idle periods of the microprocessor and maximises the
speed of operation.
Description
_________________________________________________________________
La presente invention concerne un appareil de reproduction en
fac-simile et plus precisement un tel appareil qui permet la reduction
au minimum des elements materiels necessaires au circuit de traitement
et permettant le partage d'un micro-ordinateur unique au moins par le
codage, le decodage et les traitements analogues d'images, la commande
d'un dispositif de lecture et d'enregistrement et la commande de la
procedure de transmission.
Parallelement au progres des techniques de traitement numerique de
signaux et d'integration a grande echelle, des etudes sont en cours
pour la mise en oeuvre d'un micro-ordinateur pour tous les traitements
necessaires de donnees dans un appareil de reproduction en fac-simile,
y compris la fonction de modulateur-demodulateur, et on a deja propose
diverses architectures. Dans l'etat actuel cependant, aucune des
architectures n'a donne satisfaction pour le controle de l'ensemble du
fonctionnement d'un appareil de reproduction en fac-simile a l'aide
d'un seul micro-ordinateur, etant donne la vitesse limitee de
traitement des micro-ordinateurs.
La Demanderesse a propose un appareil de reproduction en fac-simile
dans lequel un seul micro-ordinateur execute presgue tous les
traitements, mis a part la fonction de modulation-demodulation (brevet
des Etats-Unis d'Amerique ne 4 297 727). Cet appareil original de
reproduction en fac-simile reduit remarquablement le nombre d'elements
materiels necessaires a la construction peu encombrante et peu
couteuse. Cependant, un tel appareil ne peut eviter une consommation
superflue de temps ou des temps morts dans le codage des donnees
d'image et le decodage des donnees codees, si bien que la vitesse de
fonctionnement disponible du micro-ordinateur est limitee et la
vitesse de traitement de l'appareil dans son ensemble est reduite.
L'appareil de reproduction en fac-simile selon l'invention a un seul
micro-ordinateur pour le traitement des donnees de fac-simile. I1
comporte un dispositif de lecture de donnees d'image et une horloge
destinee a interrompre le micro-ordinateur apres une periode
predeterminee.
Une memoire temporaire conserve temporairement des donnees d'image et
sa capacite est suffisamment grande pour qu'elle contienne trois
lignes de donnees d'image. La condition de memorisation, dans la
memoire, est verifiee par un dispositif predetermine a la suite d'une
interruption provenant de l'horloge, si bien qu'une ligne du signal de
sortie de donnees d'image provenant du dispositif de lecture est
conser vee sequentiellement dans la memoire lorsqu'au moins une ligne
d'espace vide est presente dans la memoire. Une ligne de donnees
d'image est lue et codee successivement par un dispositif predetermine
depuis le moment de la fin de la memorisation jusqu'au moment de
l'interruption suivante par 1 'horloge.
Selon l'invention, un appareil de reproduction en fac-simile comporte
un micro-ordinateur partage par une majorite de divers traitements de
donnees de fac-simile. Une zone tampon de ligne de capacite
suffisamment grande pour qu'elle contienne trois lignes de donnees est
delimitee dans une memoire du micro-ordinateur afin que les donnees
d'image puisent etre introduites dans cette zone tampon et reti- rees
de celle-ci a tout moment pour le codage ou le decodage des donnees.
Les periodes creuses du fonctionnement du microordinateur sont
eliminees si bien que la vitesse globale de fonctionnement est accrue.
L'invention concerne un appareil de reproduction en fac-simile qui
assure une vitesse accrue de fonctionnement d'un micro-ordinateur qui
favorise les traitements a grande vitesse et attribue le temps de
fonctionnement du micro-ordinateur a un plus grand nombre de taches
afin que la construction materielle soit reduite.
Elle concerne aussi un appareil perfectionne de reproduction en
fac-simile.
D'autres caracteristiques et avantages de l1inven- tion seront mieux
compris a la lecture de la description qui ya suivre d'exemples de
modes de realisation, faite en reference aux dessins annexes sur
lesquels la figure I est un diagramme synoptique d'un appareil de
reproduction en fac-simile selon l'invention la figure 2 est un schema
representant la construction utilisee en pratique pour une section I
de balayage representee sur la figure 1 la figure 3(a) est un
diagramme synoptique d'une construction reelle d'une section II
d'entree de signaux d'image representee sur la figure 1 la figure 3(b)
est un diagramme des temps illustrant le fonctionnement de la section
II d'entree de signaux la figure 4(a) est un diagramme synoptique
d'une construction d'une section III de sortie d'image de la figure 1;
la figure 4(b) est un diagramme des temps illustrant le fonctionnement
de la section III de sortie d'image la figure 5(a) est un schema d'une
construction d'une section IV d'enregistrement d'image representee sur
la figure 1; la figure 5(b) est un schema representant une disposition
d'un element thermique SE incorpore a la section IV d'enregistrement
la figure 6 est un diagramme synoptique d'une construction de la
section V a microprocesseur representee sur la figure 1 la figure 7
est un diagramme synoptique d'une construction d'une section VI a
generateur de signaux de synchronisation representee sur la figure 1
la figure 8 est un diagramme synoptique d'une construction d'une
section VII de memorisation de programme de commande representee sur
la figure 1;; la figure 9 est un diagramme synoptique d'une
construction d'une section VIII de memorisation de donnees representee
sur la figure 1 la figure 10(a) est un diagramme synoptique
representant une construction d'une section IX d'entree-sortie
representee sur la figure 1; la figure 10(b) est un diagramme des
temps representant le fonctionnement de la section IX d'entree-sortie
en mode de transmission la figure lO less than c) est un diagramme des
temps illustrant le fonctionnement de la section IX en mode de
reception;; la figure 11 est un diagramme synoptique d'une
construction d'une section X d'entree de signaux de commande
representee sur la figure 1 la figure 12 est un diagramme synoptique
d'une construction d'une section XI de sortie de signaux de commande
representee sur la figure 1 les figures 13(a) a 13(c) forment ensemble
un organigramme illustrant l'ensemble de fonctionnement de l'appareil
de reproduction en fac-simile en mode de transmission selon
l'invention les figures 14(a) et 14(b) forment un organigramme
illustrant le fonctionnement d'un appareil de reproduction en
fac-simile en mode de reception selon l'invention la figure 15 est un
schema representant les flux de donnees d'image en mode de
transmission dans un appareil de reproduction en fac-simile selon
l'invention;; la figure 16 est un diagramme des temps illustrant des
taches A a E executees par la section V a micro-processeur de la
figure 6 en mode de transmission la figure 17(a) est un diagramme des
temps des taches D et E, obtenues avec un appareil connu de
reproduction en fac-simile et utilisees pour la description d'une
vitesse de fonctionnement d'un micro-ordinateur pendant une
transmission la figure 17(b) est un diagramme des temps analogue a la
figure 17(a) mais representant l'execution des taches
D et E selon l'invention;; la figure 18(a) est un organigramme
representant la tache B executee par la section V a micro-processeur
de la figure 6 pour l'avance d'un moteur pulse de balayage vertical
d'un pas, dans la section de balayage la figure 18(b) est un schema
representant le dessin d'excitation des phases d'un moteur pulse
correspondant a la tache B la figure l8(c) est un schema representant
les signaux d'excitation des phases transmis en realite au moteur
pulse pendant la tache B; la figure 19(a) est un organigramme
representant le transfert des donees d'image lues par la section I de
balayage dans la section II d'entree de signaux d'image, pour leur
transmission a la section VIII de memorisation pendant la tache D
executee par la section V a microprocesseur;; la figure 19(b) est un
schema representant une memoire a acces direct incorporee a la section
VIII de memoire et ayant diverses zones associees a differents types
de donnees les figures 20(a) et 20(b) sont des organigrammes
representant le fonctionnement pendant un traitement prealable des
donnees d'image et leur transfert dans la section VIII de memorisation
pendant la tache D les figures 21(a) a 21(c) forment ensemble un
organigramme illustrant le fonctionnement pendant la lecture des
donnees d'image dans une zone RBF de la memoire a acces direct afin
qu'une longueur de passage "blanc soit obtenue pendant la tache E les
figures 22(a)-1 et 22(a)-2 d'une part et les figures 22(b)-1 et
22(b)-2 sont des orgranigrammes representant le fonctionnement lors de
la consultation d'une table d'apres la longueur de passage blanc" afin
qu'un code BLANC soit preleve et transfere dans une zone de
memorisation a pile FIFO, pendant la tache E les figures 23(a) a 23(c)
forment ensemble un organigramme representant le fonctionnement lors
de l'obtention d'une longueur de passage "noir" dans la tache E les
figures 24(a)-1 et 24(a)-2 d'une part et 24(b)-1 et 24(b)-2 sont des
organigrammes representant le fonctionnement lors de la consultation
d'une table pour le prelevement d'un code NOIR et son transfert a la
zone de memorisation a pile pendant la tache E les figures 25(a) a
25(c) forment ensemble un organigramme illustrant le fonctionnement
lors de la creation d'un code de synchronisation et de son transfert
dans la zone a pile pendant la tache E la figure 26 est un
organigramme representant la tache C assurant le transfert des donnees
codees d'image de la zone a pile a la section IX-d'entree-sortie de
donnees la figure 27 est un schema representant les flux de donnees
d'image dans un appareil de reproduction en facsimile en mode de
reception selon l'invention; la figure 28 est un diagramme des temps
des taches
F a I executees par la section V a micro-processeur en mode de
reception la figure 29(a) est un diagramme des temps representant les
taches I et H realisables par un appareil connu de fac-simile et
representant la vitesse de fonctionnement d'un micro-ordinateur
pendant la reception la figure 29(b) est analogue a la figure 29(a)
mais represente l'execution des taches I et H selon l'invention la
figure 30 est un organigramme illustrant lexe- cution de la tache G
pendant laquelle les donnees codees sont transferees de la section IX
d'entree-sortie de donnees a la zone a pile les figures 31(a)-1 a
31(a)-3 forment ensemble un organigramme representant le
fonctionnement lors de la consultation d'une table d'apres les donnees
introduites a partir de la zone a pile afin qu'un code de longueur de
passage soit obtenue pendant la tache I les figures 31(b) a 31(d) sont
des schemas representant la table la figure 32 est un organigramme
d'un sous-programme de lecture de zone a pile de l'organigramme des
figures 31(a)-1 a 31(a)-3 les figures 33(a) et 33(b) forment ensemble
un organigramme d'un sous-programme de memorisation de longueur de
passage de l'organigramme des figures 31(a)-1 a 31(a)-3 les figures
34(a) a 34(c) forment ensemble un organigramme illustrant le
fonctionnement lors de la memorisation de donnees d'elements d'image
d'arret dans la zone RBF pendant le sous-programme de memorisation de
longueur de passage; et la figure 35 est un organigramme illustrant
une operation de transfert de donnees d'elements d'image de la zone
RBF a la section III de sortie d'image.
Bien que l'appareil de reproduction en fac-simile selon l'invention
puisse etre realise d'apres de nombreux modes, suivant les conditions
et les criteres d'utilisation, de nombreux modes de realisation
decrits et representes dans le present memoire ont ete realises,
testes et utilises et ont tous donne parfaitement satisfaction.
La figure 1 represente sous forme de diagramme synoptique la
disposition generale d'un ensemble de communication en fac-simile
selon l'invention. Comme represente, l'ensemble comporte une section I
de balayage destinee a lire un document pendant une transmission de
donnees et a former un signal d'image, et une section II d'entree de
signaux d'image qui transforme le signal serie de donnees de la
section
I et donnees paralleles a 8 bits et les transmet a un microordinateur
repere par le cadre en traits mixtes a gauche de la figure. Cette
conversion de donnees est destinee a faciliter le traitement a grande
vitesse du signal d'image afin qu'il soit code dans le
micro-crdinateur.L'ensemble comporte aussi une section III de sortie
d'image qui transmet un signal d'image decode par le micro-ordinateur
pendant la reception des donnees et une section IV d'enregistrement
d'image recue qui recoit le signal d'image de la section III et forme
une copie d'un document.
Le micro-ordinateur a diverses fonctions telles que le codage et le
decodage de signaux d'image et la commande des diversesosections de
l'ensemble et il comporte une section
V a unite de micro-traitement, une section VI generatrice de signaux
de synchronisation, une section VII de memorisation de programme de
commande et une section VIII de memorisation de donnees. L'ensemble
comporte en outre une section IX d'entree-sortie de donnees qui,
pendant la transmission, alimente un modulateur-demodulateur MDM en
donnees paralleles ayant chacune 8 bits et codees par le
micro-ordinateur par transformation en donnees serie alors que,
pendant la reception, il recoit du modulateur-demodulateur MLM des
donnees serie codes et les transmet au micro-ordinateur par
transformation en donnees paralleles a 8 bits.Naturellement, la
section IX d'entree-sortie non seulement assure la reception et la
transmission des donnees d'image mais assure aussi la reception et la
transmission des donnees necessaires lorsqu'un protocole ou des
informations analogues sont souhaitables.
Une section 10 d'entree de signaux de commande re coit des signaux des
sections I et IV, du modulateur-demodulateur MDM et d'une section NCU
de commande de reseau et les transmet au micro-ordinateur. Une section
XI de sortie de signaux de commande est destinee a transmettre des
signaux predetermines aux sections respectives.
L'ensemble de communication en fac-simile realise comme decrit
precedemment est decrit plus en detail, par sa structure et son
fonctionnement, en reference aux figures 2 et suivantes. Le
modulateur-demodulateur MDM, l'unite NCU de commande de reseau et ne
section IOP d'affichage d'operation peuvent comporter des composants
deja connus des hommes du metier et n'entrant pas dans le cadre de
l'invention si bien que leurs details ne sont pas compris dans la
description qui suit. Dans le paragraphe suivant, les lettres
majuscules designent en principe des lignes communes et des lignes de
signaux et les lettres minuscules des signaux qui y apparaissent.
SECTION I DE BALAYAGE (voir figure 2)
La section I de balayage representee sur la figure 2 dans le cadre
superieur en traits mixtes comporte un moteur
PM a impulsions destine a transmettre un document verti 'le- ment,
deux rouleaux R de transport de document entraines par le moteur PM,
une premiere source lumineux L1 de detection d'un document, une
seconde source lumineuse L2 d'eclairement d'un document et un premier
et un second capteur SL1 et SL2 de document.
Lorsqu'un operateur introduit un document a une entree de documents
indiquee par une fleche, manuellement ou par un appareil d'avance, le
premier capteur SL1 est manoeuvre.
L'etat du capteur SL1 est controle periodiquement par le
micro-ordinateur represente par le cadre en traits mixtes du bas.
Apres commande du capteur SL1, le microordinateur transmet un ordre de
mise sous tension par l'in- termediaire de l'ensemble 11 de sortie de
signaux de commande a un circuit OLD d'excitation de source lumineuse
qui assure le fonctionnement de la source L2 afin qu'elle eclaire le
document. Simultanement, le micro-ordinateur transmet un signal
d'excitation au circuit PMP d'excitation de maniere que le moteur PM a
impulsions tourne.
Le moteur PM entraine lui-meme les rouleaux R si bien qu'ils
transportent le document comme indique par une fleche.
Lorsque le bord anterieur du document atteint la position du second
capteur SL celui-ci informe le micro
2 ordinateur de l'arrivee du document par unite 10 d'entree de signaux
de commande. Le micro-ordinateur arrete alors la rotation du moteur PM
et le commande afin que le document avance verticalement afin qu'il
soit balaye de la maniere necessaire.
Un dessin d'image porte par le document est focalise sur un capteur IS
d'image a l'aide d'un plateau CG de verre, d'un miroir M et d'un
objectif Q. L'unite il d'entree de donneces d'image cree des
impulsions d'horloge d'element lck et des impulsions de
synchronisation de ligne ss. Les signaux d'image synchronises sur les
impulsions d'horloge sont transmis par le capteur IS bit par bit en
format serie a l'unite II d'entee par un amplificateur A et un circuit
bi- naire B.
SECTION Il D'ENTREE DE DONNEES D'IMAGE (figer 3fla) et 3(b)
La figure 3(a) represente, en traits mixtes, la section II d'entree
qui comporte un compteur CT1, un registre a decalage SR1 et un tampon
TB a trois etages. Dans cette section II, le signal de sortie serie du
circuit binaire B est transforme en donnees paralleles d'image qui
patent etre couplees a des lignes.communes de donnees Do-D7.
Un procede connu de conversion de donnees serie en donnees paralleles
met en oeuvre deux registres a decalage et recoit les donnees
paralleles de l'un d'eux pendant que l'autre recoit les donnees serie.
Au contraire, le mode de realisation represente n'utilise qu'un seul
registre a decalage puisque la frequence d'horloge est determinee de
maniere que le registre soit rempli par les donnees suivantes pendant
que le micro-ordinateur traite les donnees paralleles.
Le compteur CT1 est un compteur binaire synchrone prereglable a quatre
bits afin que, a l'arrivee d'une impulsion d'echantillonnage de
lecture RSo provenant du microordinateur comme decrit dans la suite,
le compteur puisse former 8 impulsions d'horloge d'element elck
successivement.
Tant que le compteur CT1 recoit un signal logique 1 a sa borne L, il
progresse sous la commande du flanc anterieur de chaque impulsion
d'horloge parvenant a une borne
CT. Lorsque le signal de la borne L est a l'etat logique lION, les
etats logiques des bornes and alpha, ss, and gamma et o du compteur
appa raissent aux bornes du circuit Q and alpha, Qss, Q and gamma, et
Qo. Lorsqu'un signal O apparait a la borne R, le compteur est remis a
O d'une maniere asynchrone par les impulsions d'horloge.
Le compteur CT1 cree un signal "1" a sa borne CO lorsque toutes les
sorties Q -Q6 sont des 1 formant un nombre
F a 16 bits.
Les signaux de sortie CO et Qo parviennent par une porte NI a la borne
L du compteur CT1. Ainsi, un signal "O" apparait a la borne L lorsque
la valeur du compteur CT1 devient 0-7 et un nombre F a 16 bits. Les
bornes a et ss sont toujours a "O", la borne r a l'etat de la sortie
Qu et la borne 6 a l'etat de la sortie Q. En consequence, le signal
d'entree de la borne r est '1" et celui de la borne 6 est "o" lorsque
la valeur du compteur CT1 est 4-7 ou un nombre a 16 bits C-F, et ils
sont "0" et "1" respectivement lorsque la valeur du compteur est 0-3
ou 8-13. En consequence, "4" est introduit lorsque la valeur du
compteur CT1 est 4-7 ou F et 8 lorsque la valeur est 0-3, a chaque
fois au flanc anterieur de l'impulsion suivante d'horloge qui est
appliquee a la berne
CT.
Le signal de la sortie Q6 du compteur CT1 parvient a une porte ET afin
qu'il commande la creation et l'interruption des impulsions d'horloge
d'element.
Le registre SR1 a decalage est un registre a 8 bits a entree serie et
sortie parallele.
Le tampon TB a trois etages alimente 8 lignes communes de donnees
Do-D7 du micro-ordinateur avec 8 bits de donnees decales dans le
registre SR1 pendant l'activite du signal d'echantillonnage rsO.
Le diagramme des temps de la figure 3(b) illustre le fonctionnement de
l'unite d'entree de donnees d'image.
Une impulsion d'echantillonnage rsO (negative) transmise par le
micro-ordinateur parvient a une borne G du tampon
TB par une ligne rsO si bien que les donnees du registre SR1 sont
transmises en parallele aux 8 lignes communes D0-D7. Simultanement,
l'impulsion d'echantillonnage rsO parvient a la borne R du compteur
CT1 et le remet a O au flanc posterieur.
Les donnees paralleles des lignes communes sont introduites dans un
accumulateur du micro-ordinateur.
Dans ce cas, l'impulsion d'echantillonnage rsO peut apparaitre a tout
moment et peut avoir toute largeur voulue d'impulsion. En outre, les
impulsions d'horloge clk peuvent apparaitre avec une periode
quelconque dans la mesure ou 9 d'entre elles au moins apparaissent
entre le moment ou le micro-ordinateur prend les donnees par
distribution d'une impulsion d'echantillonnage rsO et le moment ou il
cree une autre impulsion rsO pour le prelevement des donnees
suivantes.
Si le nombre d'impulsions d'horloge clk apparaissant pendant le temps
indique est inferieur a 9, le registre SR1 ne se remplit pas 8 bits de
donnees et empeche le fonctionnement normal.
Lorsque le compteur CT1 est remis a 0, ses sorties
Q -Q deviennent "0000". a 6
En consequence, les entrees a, a deviennent "0001" et lorsque
l'impulsion suivante clk atteint le compteur CT1, ces sorties passent
a "00001" ou "8" au flanc posterieur de l'impulsion d'horloge.
Comme le compteur CT1 est ainsi mis a "8" et comme la sortie Q6 est a
1 et provoque l'ouverture de la porte ET, une impulsion d'horloge est
transmise par celle-ci et parvient au capteur CS d'image sous forme
d'une impulsion d'horloge d'element elck. Simultanement, l'impulsion
d'horloge est transmise come impulsion d'horloge de decalage SFCK au
registre SR1.
Le capteur IS d'image qui comporte par exemple un dispositif a
couplage par charge, transmet un signal video en format serie en
synchronisme avec les impulsions d'horloge d'element. Ce signal video
parvient au registre SR1 par l'intermediaire de l'amplificateur A et
du circuit binaire B comme decrit precedemment et il est introduit bit
par bit en synchronisme avec les impulsions d'horloge de decalage SFCK
qui parviennent aussi au registre.
Le signal "1" de la borne de sortie Q6 met l'entree
L a"l", si bien que le compteur CT1 continue a faire progresser sa
valeur d'une unite a la fois en synchronisme avec les impulsions
d'horloge clk.
Apres l'arrivee de la 7eme impulsion d'horloge clk, la valeur du
compteur CT1 devient F c'est-a-dire "1111" et en consequence, la
sortie CO transmet "1" et l'entree L devient egale a "O". L'entree a-d
d'autre part est "0010".
Ainsi, l'impulsion suivante d'horloge clk met le compteur
CT1 A "4" a son flanc posterieur et provoque la fermeture de la porte
ET.
Pendant cette periode, la porte ET transmet au total 8 impulsions
d'horloge. Le registre SR1 a recu les donnees serie a 8 bits D,-D7,
d'apres les 8 impulsions d'horloge.
Ensuite, le compteur CT1 est mis de facon repetee a "4" en
synchronisme avec les impulsions d'horloge clk pendant que le registre
a decalage SR1 contient les donnees a 8 bits d0-d7.
Lorsque le micro-ordinateur transmet une autre impulsion rsO, les
donnees a 8 bits du registre SR1 sont transmises aux 8 lignes communes
D0-D7 et le compteur CT1 est remis a 0 afin qu'il repete l'operation
decrite precedemment.
Le micro-ordinateur preleve une ligne horizontale de donnees de cette
maniere. On suppose que le micro-ordinateur doit prelever une ligne de
donnees formee de 2048 bits d'un document de format B4, et l'appareil
repete alors la procedure indiquee 256 fois avec 8 bits a chaque fois.
Le micro-ordinateur code les donnees d'image introduites ligne par
ligne comme decrit dans la suite et les transmet a un poste de
destinataire par l'unite V d'entreesortie, le modulateur-demodulateur
MDM et l'unite NCU. Avant la description detaillee de ces differentes
actions, on considere la section III de sortie d'image recue et la
section IV d'enregistrement d'image, qui enregistre les donnees que le
micro-ordinateur a transmises par decodage des donnees provenant du
poste du destinataire.
Il faut se rappeler que le mode de realisation considere met en oeuvre
un appareil d'enregistrement thermosensible si bien que les deux
sections III et IV ont des circuits realises en fonction de ce type
d'enregistrement. Cependant, l'invention s'applique egalement
evidemment a d'autres ensembles d'enregistrement, avec desvariantes
tres reduites.
SECTION III DE SORTIE D'IMAGE RECUE (voir figures
4(a) et 4(b)
Comme l'indique la figure 4(a), cette section a des registres a
decalage a 33 bits SFR1 A SFR8, des portes
NON-ET 1 a 8, des transistors de commutation de puissance Tr1-Tr8, un
multivibrateur monostable M et des circuits N d'inversion, montes
comme represente.
Les lignes communes de donnees DO-D8 sont reliees a des bornes
individuelles d'entree IN des registres a decalage SPR1 A SFR8 dont
les bornes de sortie Ol sontreliees aux portes NON-ET individuelles 1
a 8 et les bornes de sortie 2- 7 sont reliees a des lignes d'entree de
signaux
B1-B256 d'un element thermique de la section IV d'enregistrement
d'image decrit dans la suite.
Les bornes de sortie des transistors Trl-Tr8 sont reliees par des
lignes respectives d'entree EG1-EG8 de selection respective de
segments de l'element thermique.
On se refere maintenant au diagramme des temps de la figure 4(b) pour
la description du fonctionnement de la section III.
Pendant la reception de donnees1 le micro-ordinateur decode les
donnees recues et transmet les donnees decodees aux lignes communes
Do-D7 en parallele avec 8 bits. Dans ce cas, le micro-ordinateur
transmet une impulsion d'echantillonnage d'ecriture wsO a une ligne
WSO en synchronisme avec chaque donnee parallele a 8 bits.
Les donnees paralleles a 8 bits sont couplees successivement aux
registres individuels a decalage et decrites dans ceux-ci par les
impulsions wsO.
Lorsque 32 bits de donnees sont ainsi totalement transferes dans
chacun de ces registres1 c'est-a-dire lorsque des donnees d'element
d'image de 256 bits au total sont totalement transferees a la section
III de sortie de donnees d'image, le micro-ordinateur arrete
temporairement le transfert de donnees et transmet finalement les
donnees ssd de selection de segment de l'element thermique avec une
impulsion d'echantillonnage d'ecriture wsO.
Les donnees ssd sont decalees au 33eme bit des registres individuels a
decalage SFR1 A SFR8 par les lignes communes Do a D7.
Les donnees de selection de segment sont ajoutees a chacune des
donnees d'image a 256 bits et elles mettent ainsi a "1" la sortie 1
des registres a decalage SFRi a SFR3 successivenent chaque fois que
les donnees des registres sont modifiees comme decrit dans la suite.
Des que des donnees predeterminees du micro-ordinateur sont conservees
dans les registres SFR1 A SFR8 de la sectioa III, le micro-ordinateur
transmet une impulsion d" and ntillonnage de lecture rs2 au
multivibrateur monostable H de cette meme section III.
Le multivibrateur M transmet alors un signal de validation
d'alimentation, represente par la forme d'onde inferieure de la figure
4(b), pendant un temps predetermine et le transmet aux portes NON-ET.
A l'autre entree, ces portes recoivent les donnees de selection de
segment ssd des bornes Ol a O8 des registres SFR1 A SFR8 par les
lignes G1- G8 de signaux. En consequence, l'une de ces deux portes
transmet un signal de sortie "0"; lorsque le premier segment d'une
ligne doit etre enregistre par exemple, la porte NON-ET1 met sa sortie
a "O et le transistor correspondant Tr1 est mis a l'etat conducteur
afin qu'il assure la connexion entre la ligne EG1 de l'element
thermique SE de la section IV et la source d'energie.
SECTION IV D'ENREGISTREMENT D'IMAGE (voir figures
5(a) et 5(b)
Comme l'indique la figure 5(a), la section IV d'enregistrement
comporte un moteur PM a impulsions faisant avancer verticalement une
feuille d'enregistrement thermosensible, une paire de rouleaux RO de
transporteur commandes par le moteur PM afin que la feuille
d'enregistrement soit transportee, un rouleau presseur RO, un element
thermique SE, un rouleau de papier dlenregistrement PR et un capteur
SP de feuille.
Comme l'indique la figure 5(b), l'element thermique
SE a un arrangement d'elements resistifs R1-R2 1048 qui degage de la
chaleur et correspond aux 2048 bits d'une ligne afin qu'ils
enregistrent l'information sur les feuilles de format B4. Ces elements
resistifs sont divises e 8 segments ayant chacun 258 bits et tous les
elements de chaque segment ont leur premiere extremite reliee en
commun a l'une des lignes de signaux de selection de segment EG1-EG8.
Les autres extremites des elements sont reliees par des lignes
communes d'entree d'element thermique B1-B256, dans l'ordre
d'arrangement dans les segments individuels. Des diodes D associees
aux elements resistifs individuels evitent la circulation d'un
courant.
La section d'enregistrement fonctionne de la maniere suivante.
Lorsque, comme indique precedemment, des donnees d'image du premier
segment a 256 bits du micro-ordinateur (indique par le rectangle
gauche sur la figure 5(a)) et des donnees de selection de segment
parviennent a la section III de sortie d'image representee sur la
figure 4(a) et lorsqu'une impulsion d'echantillonnage d'ecriture ws2
est transmise, les elements resistifs individuels de l'element
thermique recoivent la tension d'alimentation par l'intermediaire de
la ligne
EG1 de selection de segment et les signaux d'image par les lignes B1 a
B256. Les signaux d'image du premier segment sont alors enregistres
sur la feuille. Ce temps d'enregistrement est determine par le temps
de maintien de sortie p du multivibrateur M.Lorsqu'un segment de
donnees est totalement enregistre sur la feuille, le micro-ordinateur
transmet des donnees d'image du segment suivant et les donnees de
selection de segment a la section III de sortie. Ensuite, a la suite
d'une impulsion d'echantillonnage ws2, les elements resistifs R257 A
R512 sont excites pour l'enregistrement des signaux d'image du second
segment.
Cette procedure se repete 8 fois pour l'enregistrement d'une ligne ou
2048 bits de signaux d'image sur la feuille d'enregistrement.
Entre temps, le micro-ordinateur transmet a la section XI de sortie de
signaux de commande des donnees d'excitation de moteur a impulsions,
comme decrit dans la suite du present memoire, si bien que le moteur
PM est entraine et fait avancer la feuille verticalement.
Le micro-ordinateur verifie periodiquement l'etat du capteur de
feuille SP et lorsque la feuille est deplacee vers l'exterieur, il
execute une action predeterminee.
I1 faut se rappeler que le micro-ordinateur, dans ce mode de
realisation, comprend la section V a unite de micro-traitement, la
section VI formant generateur de signaux de synchronisation, la
section VII de memorisation de programme de commande et la section
VIII de memorisation de donnees.
Ces sections du micro-ordinateur sont realisees comme decrit
successivement dans la suite.
SECTION V A MICROPROCESSEUR (voir figure 6)
Dans ce mode de realisation, la section V a microprocesseur comporte
une unite centrale CPU de traitement "INTEL" 8085 comme indique sur la
figure 6.
L'unite centrale 8085 a 16 bornes au total pour la transmission
d'adresses et de donnees. Dans un premier temps, les signaux d'adresse
aO-al5 de 16 bits, comprenant 8 bits de poids eleve et 8 bits de poids
inferieur, apparaissent aux 16 bornes. A un second temps, les signaux
d'adresse a8-al5 des 8 bits de poids eleve et un signal de donnees a 8
bits d0-d7-apparaissent aux memes 16 bornes. Ainsi, le signal
d'adresse a 8 bits de poids inferieur a0-a7 apparaissant au premier
temps doit etre conserve dans une bascule afin que le signal d'adresse
a 16 bits au total puisse etre forme lorsque le signal de donnees
doit7 est transmis.A cet effet, le microprocesseur V comporte un
circuit RCH1 a bascules qui est raccorde aux 8 bornes de sortie de
l'unite centrale 8085, le signal d'adresse de poids inferieur a0-a7 et
le signal de donnees doit7 decale au cours du temps par rapport au
signal d'adresse apparaissant ainsi.
L'unite centrale 8085 forme ainsiun signal ale en synchronisme avec le
signal d'adresse a0-a7 qui apparait au premier temps. Ce signal ale
parvient sous forme d'une impulsion d'echantillonnage au circuit RCH1
afin que les 8 bits inferieurs du signal d'adresse a0-a7 soient
conserves.
Le nombre de bornes de l'unite centrale 8085 disponibles pour
l'echange des signaux est tres limite. Cepen dant, un nombre plus
important de lignes de signaux doit etre place entre l'unite centrale
et le dispositif associe d'enree-sortie afin qu'un grand nombre de
signaux puisse etre echange avec l'unite centrale et que la
construction de l'ensemble de communication en fac-simile soit
simplifiee et possede un fonctionnement plus commode.
A cet effet, le mode de realisation represente comprend en outre des
decodeurs DCD1-DCD3 destines a augmenter le nombre de lignes de
signaux disponibles.
Le decodeur DCD1 recoit les bits d'adresse de poids eleve, du 14eme au
16eme, (al3-al4) afin qu'il multiplie le nombre de lignes et de
signaux par 8, le decodeur DCD2 recoit les bits de l'adresse
inferieure du Seme au 8eme a4-a7 afin qu'il multiplie le nombre de
lignes de signaux par 16, et le decodeur DCD3 recoit les bits du
second au 4eme (al-a3) de adresse afin qu'il multiplie le nombre de
lignes par 8. Comme, dans ce mode de realisation, il n'est pas
necessaire d'utiliser toutes ces lignes, le decodeur DCD1 utilise deux
des 8 lignes et le decodeur DCD2 6 des 16 lignes.
L'unite centrale 8085 forme un signal rw en mode entree, lorsqu'il
recoit une adresse, des donnees et des signaux analogues alors que, en
mode de sortie, il forme un signal rd. Ces signaux sont transmis -par
une porte G aux decodeurs DCD1 et DCD2. Un signal iofi qui determine,
parmi les donnees de memoire et les donnees du dispositif
d'entreesortie,, celles qui doivent etre couplees a la ligne commune
de donnees, et ce signal est transmis par l'unite centrale 8085 au
decodeur DCD1 (borne NOT) et au-decodeur DCD2.
Lorsque la ligne commune de donnees doit recevoir les donnees de la
memoire, le decodeur DCD1 est selectionne et forme un signal-ms4 ou
msO dans une ligne de selection
MS4 ou MSo correspondant a un signal d'adresse al3 a a15 qui lui est
alors transmis. Lorsque les donnees du dispositif d'entree-sortie
doivent parvenir a la ligne commune, le decodeur DCD2 est choisi et
forme l'un des signaux iosO a ios4 et ios7 a l'une des lignes de
selection d'entreesortie IOSo-IOS4-et.IOS7 correspondant a un signal
d'adresse a4- a7 qui lui parvient a ce moment.En particulier, lorsque
le signal ios4 est transmis par la ligne IOS4, le decodeur
DCD3 est selectionne et un signal d'echantillonnage de lecture rsO-rs2
ou un signal d'echantillonnage d'ecriture WsO-ws4 apparait a l'une des
lignes RSO-RS2 ou WSO-WS, suivant le signal d'adresse a1-a3 qui lui
est alors transmis.
En outre, une ligne INT de signaux est reliee a l'unite centrale- 8085
afin qu'elle recoive les signaux d'interruption int a.intd decrits
dans la suite.
L'unite centrale V ayant la construction indiquee, dans le mode de
realisation considere, est reliee a huit lignes d'adresse A8-A15 de
poids eleve, huit lignes communes de donnees DO'D7, une ligne de
signaux d'echantillonnage et d'ecriture WS, huit lignes communes
d'adresse inferieure A0-A7, deux lignes de signaux de selection de
memoire S et MSo, cinq lignes de selection d'entree-sortie lOS7 et
IOSO- IOS3, trois lignes de signaux d'echantillonnage de lecture
RSORS2, cinq lignes de signaux d'echantillonnage ecriture WSo-WS4, et
une ligne de signaux de demande d'interruption
INT.Cependant, il ne s'agit que d'un mode de realisation de
l'invention et il est naturellement modifie lors do lutili- sation
d'un autre type de microprocesseur.
Parmi les diverses lignes de signaux, la ligne d'echantillonnage de
lecture RSo par exemple est reliee a la section tI d'entree de donnees
deja decrite en reference a la figure 3(a) et les lignes de signaux
d'echantillonnnage d'ecriture WSO et WS2 sont reliees a la section III
de sortie de donnees de la figure 4(a). Les autres lignes communes et
lignes de signaux sont reliees a diverses parties decrites dans la
suite du present memoire.
GENERATEUR DE SIGNAUX DE SYNCHRONISATION VI
(figure 7)
Le generateur de signaux de synchronisation est represente sur la
figure 7 et il comporte un circuit cscil- lateur piezoelectrique ayant
un vibrateur piezoelectrique
QCO et un circuit DIV de division de frequence destine a diviser Ja
frequence des impulsions d'horloge transmises par 1'oscillateur. Ce
generateur forme des impulsions d'horloge clk transmises a la section
II entree de donnees de la figure 3(a), un signal de synchronisation
de ligne ss, des signaux d'horloge sl-s4 decrits dans la suite, etc.
MEMOIRE DE PROGRAMME DE COMMANDE VII (figure 8)
La section VII de memoire de programme de commande comporte deux
memoires passives ROM1 et ROM2 de 4k octets comme indique sur la
figure 8 et est destinee a memoriser les procedures qui provoquent les
diverses actions decrites et celles qui apparaissent dans la suite du
present memoire, et on decrit une table de conversion de code.
13 lignes communes d'adresse A0-A12, une ligne de signaux de selection
de memoire MSg et des lignes communes de donnees DO'D7 sont connectees
a chacune de ces memoires mortes ROM1 et ROM2.
Lorsque l'unite centrale forme un signal de selection de memoire msO
par la ligne MSo comme indique, la transmission des donnees de la
memoire aux lignes communes est permise. Un signal d'adresse al2 de la
ligne commune A12 selectionne alors la memoire ROM1 ou ROM2 et 12 bits
du signal d'adresse aO-all des lignes communes d'adresse provoquent la
transmission par les lignes communes de donnees D0-D8 de 8 bits de
donnees de memoire doit7 conserves a une adresse choisie de la
memoire.
MEMOIRE DE DONNEES VIII (figure 9)
Comme indique sur la figure 9, cette section VII comporte deux
memoires a acces direct RAM1 et RAM2 ayant 1k emplacement de 4 bits et
destinees a conserver temporairement les donnees qui deviendront
necessaires pendant l'execution d'un programme donne par l'unite
centrale. Ces memoires RAM1 et RAM2 ont 10 lignes communes d'adresse
A0-A91 une ligne'de signaux de selection de memoire MS4, une ligne de
signaux d'echantillonnage d'ecriture WS et des lignes de donnees
D0-D7. Sur les 8 lignes de donnees1 les lignes D0-D3 sont reliees a la
memoire RAM1 et les autres D4-D7 a la memoire RAM2.
Grace a cette disposition, un signal de selection de memoire ms4 de la
ligne MS4, en provenance de l'unite centrale, selectionne l'une des
memoires RAM1 et RAM2 alors qu'un signal d'echantillonnage d'ecriture
ws lui aussi transmis par l'unite centrale prepare la memoire choisie
pour l'operation d'ecriture ou de lecture. Simultanement, 8 bits du
signal d'adresse aO-ag des lignes A0-A9 selectionnent des adresses
donnees des memoires a acces direct et les donnees do-d7 des lignes
Do-D7 sont ensuite introduites par groupe de 4 bits aux adresses
choisies des deux memoires ou les donnees en sont transmises par
groupe de 4 bits aux lignes communes D0-D7.
SECTION D'ENTREE-SORTIE DE DONNEES IX (figures I(a) et 10(b)
Cette section IX compor-te des bascules RCH2-RCH4, un registre a
decalage SR2, un compteur a 8 bits CT2, un basculeur FS et des portes
GT2-GT6. Une fonction de cette section est la transmission au poste du
destinataire de donnees paralleles ayant chacune 8 bits et transmises
par le micro-ordinateur pendant la transmission ou de donnees
paralleles ayant 8 bits et transmises par le micro-ordinateur pendant
un protocole, par transmission de ces donnees pa- ralleles a 8 bits en
serie a un modulateur-demodulateur.
Cette section assure aussi, pendant la reception, la conversion des
donnees serie provenant d'un poste d'abonne en donnees paralleles
ayant 8 bits avant qu'elles ne parviennent au micro-ordinateur.
La bascule RCH2 a 8 lignes communes de donnees DO"D7 et une ligne
d'echantillonnage d'ecriture WS1 et, lorsqu une impulsion
d'echantillonnage wsl apparait dans la ligne WS1 en provenance de
l'unite centrale, il conserve les donnees t0-t7 des lignes communes
DO'D7 et les couple a 8 bornes d'entree P0-P7 du registre a decalage
SR2.
Une ligne RXD destinee a accepter les donnees re cues rxd provenant du
modulateur-demodulateur, une ligne
CLKM destinee a recevoir des impulsions d'horloge de transfert clkm
provenant aussi du modulateur-demodulateur, et ine ligne qui recoit un
signal de chargement parallele pl de la porte GT3 sont reliees au
registre SR2. Une borne Q7 de sortie parallele du registre SR2 est
reliee au modulateurdemodulateur par une ligne RXD afin que des
donnees de transmission txd soient echangees.Lorsqu'un signal de
chargement parallele pl parvient au registre SR2 en cas de
transmission de donnees, les donnees do-d7 de la bascule RCH2 sont
prelevees dans le registre au flanc anterieur des impulsions d'horloge
de transfert et les donnees sont transmises en serie par la borne Q7
au modulateur-demodulateur en synchronisme avec les impulsions
d'horloge de transfert.
La bascule RCH3 a une sortie a trois etats et est reliee a une ligne
RS1 d'echantillonnage de lecture, a des lignes communes DO-D7 de
donnees et a une ligne transmettant un signal d'echantillonnage de
bascule rc provenant de la porte GT2. Rendant la reception de donnees
et lorsque le signal rc est transmis, la bascule RCH3 preleve des
donnees a 8 bits d0-d7 dans le registre SR2 au flanc anterieur de
l'impulsion d'echantillonnage. Ainsi, a la suite d'une impulsion
d'echantillonnage de lecture rsl, la bascule RCH3 transmet les donnees
doit7 aux lignes communes Do-D7.
La bascule RCH4, lorsqu'elle recoit le signal d'echantillonnage
d'ecriture ws2, rfixe les signaux do et dl qui apparaissent dans les
lignes Do et D1 et les transmet aux portes individuelles GT3 et GT4.
Le compteur CT2 transmet un signal report c aux portes GT2 et GT3 et
au basculeur FF chaque fois qu'il comprte 8 impulsions clkm. Apres
transmission du report cs le basculeur FF est etabli par le flanc
anterieur de l'impulsion suivante clkm et forme un signal r afin qu'un
signal de demande d'interruption intc ou intg soit forme comme decrit
dans la suite. La porte GT4 transmet a l'unite centrale le signal intc
ou intg, a la suite du signal r, alors que la bascule RCH4 transmet un
signal de validation d'interruption i.
L'unite centrale recoit les signaux de demande d'interruption d'autres
dispositifs d'entree-sortie par la seule ligne INT. La porte ST6 est
destinee a faire la distinction entre les demandes d'interruption de
la section
IX d'entree-sortie et des autres dispositifs d'entree-sortie.
Plus precisement, l'unite centrale forme periodiquement une impulsion
d'echantillonnage de lecture rs2 pour le prelevement du signal r par
la ligne commune Do et determine ainsi que la demande d'interruption
apparaissant a ce moment provient de la section IX. En consequence, la
porte GTX ntest pas utile lorsque des lignes individuelles de signaux
sont attribuees a des demandes d'interruption individuellesX
On considere maintenant le fonctionnement de la section
d'entree-sortie IX en reference aux figures lO(b' et 10(c) qui
representent respectivement une transmission et une reception.
En mode de transmission, des signaux do et dl provenant de l'unite
centrale par les lignes Do et D1 comme indique sur la figure 10(b)
sont conserves dans la bascule
RCH4-a la suite du signal ws2. La bascule RCH4 forme alors un signal
de mode de transmission tx/rx a l'etat Ul et un signal de validation
d'interruption i a l'etat 1.
Le compteur CT2 compte 8 impulsions d'horloge de transfert clkm et,
lorsque le nombre atteint "7", cree un signal de report c.
Le basculeur FF qui recoit le signal c est etabli par le flanc
anterieur de l'impulsion suivante clkm et transmet un signal r a la
porte ET GT4. Celle-ci transmet alors un signal inti a l'unite
centrale. Le report c du compteur est aussi transmis par la porte GT3
au registre
SR2 sous forme d'un signal de chargement parallele pl.
Le signal pl provoque le prelevement des donnees doit7 de la bascule
RCH2 par le registre SR2 au flanc anterieur de l'impulsion suivante
clkm. Les donnees do a d7 sont decalees par les impulsions clkm et
transmises en serie, bit par bit, par la borne Q7 au
modulateur-demodulateur.
A la suite de la demande d'interruption inti, l'unite centrale
transmet les donnees suivantes a 8 bits doit7 aux lignes DO a D7, tout
en transmettant le signal wsl d'echantillonnage d'ecriture a la ligne
WS1.
En consequence, la bascule RCH2 conserve les donnees do-d7 au flanc
anterieur de l'impulsion ws Simultanement, le basculeur FF est
retabli.
Apres arrivee de la 8eme impulsion clkm, toutes les donnees do-d7 sont
transferees au modulateur-demodulateur.
Le compteur CT2 transmet un autre signal c si bien qu'un signal pl de
chargement parallele provoque le decalage des donnees dans la bascule
RCH2 vers le registre SR2 qui les transmet alors au
modulateur-demodulateur bit par bit comme decrit.
Ainsi, la section IX d'entree-sortie de donnees transforme les donnees
de sortie a 8 bits paralleles de ligne d'unite centrale en donnees
serie et les transmet de facon continue au modulateur-demodulateur.
L'unite'centrale ne doit former que des donnees a 8 bits transmises
par les lignes DO'D7 et une impulsion wsl pendant la periode comprise
entre le moment ou elle accepte un signal de demande d'interruption
intc et le moment ou le compteur CT2 transmet le signal suivant de
report c. Entre temps, la bascule RCH2 peut etre supprimee si la
frequence de traitement de l'unite centrale est elevee au point de
permettre la production des donnees do-d7et du signal wsl pendant un
bit de l'impulsion clkm apres reception du signal inti. On note ainsi
que l'arrangement represente est efficace lorsque les impulsions clkm
apparaissent a une grande frequence ou lorsque la vitesse de
traitement de gunite centrale est tires faible.
Dans le mode de reception de donnees, la bascule RCH4 transmet le
signal de mode de reception tx/rm a l'etat 0 et un signal de
validation d'interruption i a l'etat 1, sous la commande des signaux
dot dl et ws2 provenant de l'unite centrale.
Comme dans le mode de transmission, le compteur CT2 compte 8 impulsion
clkm et, lorsque le nombre atteint 7, il forme un signal de report c
comme indique sur la figure 10(c). Ce signal c parvient a la porte GT2
et au basculeur FF.
Ainsi, la porte GTZ transmet une impulsion d'echantillonnage de
bascule rc au moment indique. Au flanc anterieur de ce signal, les
donnees deplacees dans le registre SR2 sont conservees dans la bascule
RCH Le modulateur-demodulateur transmet bit par bit au registre SR2
d'une maniere continue, en synchronisme avec les impulsions slkm.
En consequence, apres que les donnees du registre SR2 ont ete
conservees dans la bascule RCH3, les donnees suivantes doit7 sont
decalees dans le registre SR1 en synchronisme avec les impulsions
clkm.
Apres que les donnees d7 ont ete decalees dans le registre SR2, le
compteur CT2 forme un signal de report c au moment ou les donnees
d0-d7 apparaissent aux bornes de sortie Qo-Q7 La porte GT2 transmet
alors une impulsion rc d'echantillonnage de bascule afin que les
donnees doit7 soient conservees dans la bascule RCH3. A ce moment, le
basculeur
FF est etabli afin qu'il transmette un signal de demande
d'interruption int a l'untie centrale. g
Lorsqu'elle recoit ce signal int, l'unite centrale g' forme encore un
signal d'echantillonnage de lecture rsl afin que les donnees
do-d7.soient prelevees dans la bascule RCH3.
Ainsi, la section IX d'entree-sortie transforme les donnees serie qui
lui sont transmises par le modulateurdemodulateur et les transmet a
l'unite centrale.
Lorsque le signal wsl apparait en modede transmission, le signal rsl
peut apparaitre a tout moment dans la periode precedant l'impulsion
suivante d'echantillonnage de bascule rc.
Bien qu'on ait decrit la section IX comme comportant deux bascules
RCH2 et RCH3, celles-ci ne sont pas toujours necessaires.
Dans une variante de l'unite centrale, les lignes communes D0-D7 sont
directement reliees aux bornes DO"D7 du registre SR2 e t aux portes
Q0-Q7 de celui-ci. En mode de transmission, l'unite centrale transmet
des donnees d0-d7 et le signal wsl pendant un bit de l'impulsion clkm
apres reception du signal intc. En mode de reception, l'unite centrale
transmet un signal d'echantillonnage de lecture pendant un bit de
l'impulsion clkm apres reception d'un signal intg et preleve ainsi les
donnees d0-d7.
Dans cette variante d'unite centrale, les donnees do-d7 peuvent etre
transmises directement par l'unite centrale au registre a decalage et
inversement sans bascule intermediaire RCH2 et RCH3. Comme dans le cas
precedent, des donnees paralleles a 8 bits codes provenant de l'unite
centrale sont transformees en donnees serie par le registre
SR2 et transmises par celui-ci au modulateur-demodulateur bit par bit
alors que des donnees serie codees transmises par ce modulateur bit
par bit sont transformees par le registre
SR2 en donnees paralleles a 8 bits qui sont introduites dans l'unite
centrale.
De plus, la bascule RCH3 n'est pas utile si la. frequence de
traitement de l'unite centrale est elevee au point qu'elle. peut
former une impulsion d'echantillonnage rsl en un bit d'impulsion
d'horloge de transfert apres reception d'un signal de demande
d'interruption int. On peut g conclure que la disposition representee
est utilisee lorsque les impulsions d'horloge de transfert
apparaissent a une tres grande vitesse ou lorsque la vitesse de
traitement de l'unite centrale est tres faible.
SECTION X D'ENTREE DE SIGNAUX DE COMMANDE (figure 11
Cette section X qui comporte un multiplexeur est destinee a alimenter
l'unite centrale en divers signaux de detection et d'etat transmis par
la section I de balayage, la section IV. d'enregistrement, le
modulateur-demodulateur
MDM, la section NCU de commande de reseau, la section IOP d'affichage
d'operation et des unites analogues. d'entreesortie. Cette section X
est reliee a l'unite centrale par des lignes communes de donnees Do et
D1, des lignes communes d'adresse Ag et A1 et une ligne de signaux
IOS7.
L'unite centrale transmet periodiquement aumulti- plexeur un signal de
selection d'entree-sortie ios7 et des signaux d'adresse aO et al alors
que le multiplexeur transmet a la ligne commune de donnees Do ou D1 un
signal apparaissant a la borne d'entree et selectionne par les signaux
ios1, aO et al.
SECTION XI DE SORTIE DE SIGNAUX DE COMMANDE
(figure 12)
Cette section XI comprend des bascules RCH5 et
RCH6 destinees a alimenter le moteur a impulsions de la section I et
celui de la section IV en signaux d'excitation de phase, et une
bascule adressable ARCH destinee a transmettre des signaux
d'operation, des signaux d'affichage et autres aux sections I et IV,
au modulateur-dimodulateur MDM et a l'unite NCU ainsi qu'a'la section
IOP, etc. Des lignes com munes d'adresse Ao-A4 et A6 et des lignes de
signaux WS3 et
WS4 et IOSo relient cette section XI a l'unite centrale.
Lorsqu'elle recoit une impulsion d'echantillonnage d'ecriture WS3 de
l'unite centrale, la bascule RCH5 conserve les signaux aO, a, a4 et a6
des lignes communes d'adresse et les transmet a la section I afin
d'exciter le moteur associe a impulsions. A la suite d'une impulsion
d'echantillonnage d'ecriture ws4 provenant de l'unite centrale, la
bascule RCH6 conserve les signaux aO, a2, a4 et a6 apparaissant alors
dans les lignes communes d'adresse et excite le moteur associe a la
section IV d'enregistrement.
Lorsque l'unite centrale transmet un signal de selection
d'entree-sortie iosO, la bascule adressable ARCH conserve le signal aO
de la ligne d'adresse A et transmet le signal conserve a une unite
choisie d'entree-sortie, par sa borne de sortie qui est choisie
d'apres les signaux al-a3 de ces lignes d'adresse.
Un ensemble de communication en fac-simile selon l'invention est
realise comme indique precedemment. L'unite centrale, en mode de
transmission de donnees, execute le traitement represente par
l'organigramme des figures 13(a) a 13(c) et, en modede reception, il
execute le traitement represente par l'organigramme des figures 14(a)
et 14(b).
La signification des differentes operations de ces organigrammes est
la suivante.
100: debut 101: appel 102: connexion? 103: introduire document 104: la
machine qui detecte l'arrivee d'un document transporte celui-ci, met
en route une source lumineuse et transmet le document en position de
balayage.
105: l'operateur pousse un bouton de mise en route afin qu'il indique
un debut de transmission 106: la machine ferme la ligne et execute un
protocole.
107: protocole convenable? 108: ouverture de ligne, evacuation de
document, arret de transporteur et de source lumineuse et affichage de
panne de transmission 109: supprimer panne 110: fin 111: avance
horizontale et verticale du document et transmis sion de donnees
codees d'image 112: detection de fin de document? 113: evacuer
document et attendre document suivant pendant une periode determinee
114: un document est arrive pendant la periode determinee? 115:
echanger message posterieur pour transmission continue 116: reponse
convenable? 117: arreter transporteur de document et source lumineuse
et ouvrir ligne afin d'afficher panne de transmission 118: echanger
message posterieur de fin de transmission et arreter transporteur de
document et source lumineuse.
119: reponse convenable? 120: ligne ouverte 121: ligne ouverte et
affichage de panne de transmission 122: debut (automatique) 123:
signal d'appel detecte? 124: debut- (automatique) 125: commutateur de
reception ferme 126: fermer ligne pour protocole et mettre l'unite
propre au mode voulu 127: protocole? 128: ouverture de ligne et arret
129: decoder donnees codees recues et avance horizontale et verticale
d'enregistreur pour formation de copie 130: signal de fin de page
detecte? 131: echange de message posterieur 132: reception continue?
133: feuille de copie en position donnee, ouverture de ligne et arret
134: fin
On considere maintenant en detail ces operations, pendant les modes de
transmission et de reception.
MODE DE TRANSMISSION
Lors de la mise en oeuvre des operations des figures 13(a) a 13(c),
l'unite centrale doit proportionner le temps necessaire aux operations
ou aux taches A-E decrites dans la suite du present memoire et il
execute ainsi les taches A a E par division dans le temps, en fonction
de divers signaux de demande d'interruption.
L'unite centrale recoit,.par la ligne INT, un signal de demande
d'interruption inti tire du signal de synchronisation et et transmis
par le generateur VI, un signal intb de demande d'interruption d'apres
un signal s2 de synchronisation et un signal intd de demande
d'interruption d'apres 1 signal de synchronisation s3, en plus d'un
signal de demande d'interruption intc provenant de la section IX
d'entree-sortie. Les taches A a D executees par l'unite centrale
d'apres les siqnaux inti a intd ont un ordre de priorite exprime sous
la forme
A greater than greater than C greater than D. Habituellement, l'unite
centrale execute la tache E.
Les taches A a E executees par. l'unite centrale sont decrites
rapidement dans la suiteen reference aux figures 15 et 16.
TACHE A
L'unite centrale execute la tache A a la suite du signal inti.
L'unite centrale, pendant la tache A, retablit une etiquette de
memoire vide MEF1 ou MEFII si elle est etablie dans une zone de
travail de la memoire RAM de la section VIII les etiquettes MEFI et
MEFII indiquent que les zones tampons de ligne (zones RBF) I et II de
la memoire a acces direct, destinees a conserver les donnees d'image,
sont vides respectivement. Simultanement, l'unite centrale etablit
l'etiquette
DRF1 ou DRFII de reception ou d'ecriture de donnees. En cutre, lorsque
l'une des etiquettes MEFI ou MEFII est retablie, l'unite centrale
retablit aussi l'etiquette de reception DRFI ou DRF11.
TACHE B
L'unite centrale, lorsqu'elle recoit le signal inti, ne l'accepte que
lorsque l'etiquette DRFI ou DRFII est etablie et execute alors la
tache B afin que le moteur a impulsions de balayage vertical avance
d'un pas.
Cependant, le rythme auquel l'unite centrale execute la tache B
differe quelque peu d'une densite de ligne de balayage vertical a une
autre. Lorsque la densite des lignes de balayage vertical est de 7,7
par mm, l'unite centrale accepte toutes les secondes les signaux intb
afin qu'elle execute un balayage vertical de 8 pas par ligne. Dans le
cas d'une densite de 3,85 lignes par mm, l'unite centrale accepte
chaque signal intb pendant que l'etiquette DRF est etablie et execute
donc un balayage vertical a 16 pas pour une ligne.
On decrit plus en detail dans la suite les details de la tache B.
Les taches D et E dont maintenant considerees avant la tache C.
TACHE D
L'unite centrale execute la tache D lorsqu'elle re coit le signal
intd.
La tache D, comme represente sur la figure 15, comprend la
memorisation-des donnees d'image lues par la section
I de balayage dans la zone tampon de ligne RBF I ou II de la memoire a
acces direct de la section VIII a l'aide de l'unite centrale1 par
groupe de 8 bits, lorsque l'etiquette DRFI ou
DRFII est etablie. La description qui precedede la tache D s'applique
a une densite de lignes de balayage vertical de 7,7 lignes/mm. Dans le
cas d'une densite de 3,85 lignes/mm, l'unite centrale accepte aussi
les signaux de demande d'interruption intd,; une ligne de donnees est
prelevee avec les signaux intd et une autre ligne de donnees est
prelevee avec les signaux intd,, et la seconde ligne de donnees est
traitee logiquement avec la premiere ligne, les donnees etant
conservees dans la zone tampon de lignes RBF I ou II.
Apres reception complete des donnees1 l'unite centrale etablit une
etiquette MFFI ou MFFII de memoire pleine.
TACHE E
La tache E est habituellement executee par l'unite centrale dans
laquelle, lorsque l'etiquette MFFI ou MFFII est etablie, celle-ci est
retablie et les donnees conservees dans la zone tampon de lignes au
cours de la tache B sont introduites dans l'unite centrale par un
groupe de 10 bits comme indique sur la figure 15. Ces donnees sont
codees par l'unite centrale et conservees dans la zone FIFO de pile de
la section VIII de memorisation comme decrit dans la suite.
Lorsque le codage d'une ligne de donnees est termine, unite centrale
etablit l'etiquette MEFI ou MEF11 de memoire vide.
TACHE C
L'unite centrale execute la tache C lorsqu'elle accepte une demande
d'interruption presentee par le signal int c
La tache C correspond a la transmission a la section IX
d'entree-sortie de donnees conservees dans la zone de pile sous forme
sequentielle, par groupe de 8 bits.
La figure 16 est un diagramme des temps representant un exemple de
relation entre les taches A et E pour une densite de lignes de
balayage vertical egale a 3,85 lignes/mm par exemple. On suppose que
l'unite centrale a recu les signaux inta et intb, sur la base des
signaux de synchronisation sl et 53, en executant la tache E afin
qu'elle preleve et code les donnees de la zone tampon de ligne RBF par
groupe de 8 bits.
L'unite centrale etablit ou retablit alors l'etiquette DRFI ou DRFII,
execute la tache A, puis fait avancer d'un pas le moteur de balayage
vertical dans la tache B, et reprend la tache E. Entre temps, la
section IX d'entree-sortie transmet en serie les donnees codees au
modulateur-demodulateur et un signal de demande d'interruption intc
apparait chaque fois que 8 bits de donnees arrivent au
modulateur-demodulateur comme indique precedemment.
Lorsqu'elle recoit le signal intc, l'unite centrale interrompt la
tache E et execute la tache C afin qu'elle etablisse les donees codees
a 8 bits dans la zone de pile de la section IX, puis reprend la tache
E.
L'unite centrale, lorsqu'elle accepte le signal intd d'apres le signal
de le synchronisation s2, execute la tache D dans laquelle les donnes
d'image lues par le dispositif I de balayage sont conservees dans la
zone tampon de lignes
RBF par groupe de 8 bits; la tache E est interrompue jusqu'a ce qu'une
ligne de donnees d'image soit totalement memorisee dans la zone tampon
de lignes RBF.
Naturellement, la tache C se poursuit meme pendant la. periode
indiquee, afin que les donnees codees parviennent a la section IX si
bien que le modulateur-demodulateur MDM recoit des donnees sans
interruption.
La capacite de la zone de pile depend de la vitesse de codage, de la
vitesse du dispositif de balayage et de la frequence du
modulateur-demodulateur et elle correspond a un nombre de bits
suffisamment grand pour que le temps suffise a la transmission
continue des donnees au modulateur-demodulateur. Dans ce mode. de
realisation, la capacite de la zone de pile est determinee a une
valeur de 258 bits, avec une certaine marge de securite.
Apres la fin de la tache D qui est temporaire, l'unite centrale
reprend la tache E. Lorsqu'un signal intd, suivant un signal s2 arrive
a l'unite centrale, celle-ci execute la tache D pendant laquelle, lors
de la memorisation de donnees d'image transmises par la section I de
balayage dans la zone tampon de lignes1 elle lit simultanement les
donnees d'image deja memorisees et conserve leur somme logique dans la
zone tampon de lignes.
Comme l'indiquent les figures 15 et 16, l'unite centrale V consomme
une partie importante de son temps de traitemet pour les taches D et
E, pendant l'execution des taches A a C, par interruption dans
l'intervalle du temps de traitement. Le codage d'une ligne de donnees
peut ne pas etre total dans l'intervalle inti etant donne la vitesse
irreguliere de traitement pendant la tache E. Ainsi, si la zone RBF a
une capacite qui ne depasse pas 2 lignes de donnees, une telle
defaillance affecte les autres taches (notamment les taches D et F) et
reduit la vitesse de fonctionnement de l'unite centrale V.
Par exemple, comme le codage d'une ligne de donnees E-l represettee
sur la figure 17(a) dure pendant un intervalle s du signal inta, la
tache B de balayage vertical ou la tache
D de memorisation de donnees dans la zone RBF ne peut pas etre
executee dans l'intervalle suivant car la zone RBF a ete remplie.
L'unite centrale V se concentre donc sur la tache E-2.
Pendant la periode T comprise entre la fin de la tache E-2 et la fin
de l'intervalle suivant, l'unite centrale V se concentre sur la tache
D uniquement, en perdant le reste de ses possibilites. La vitesse de
fonctionnement de l'unite centrale
V est reduite de cette maniere.
Compte tenu de ces considerations, la memoire a acces direct de la
section VIII de memoire a une zone RBF qui peut contenir trois lignes
de donnees. Ainsi, comme represente sur la figure 17(b), meme lorsque
le temps t se termine avant la fin de la tache D-l, une ligne de zone
vide est presente dans la zone RBF pour l'intervalle suivant et permet
l'execution de la tache D-3 et en consequence de la tache E-3. Ainsi,
les taches D et E peuvent etre poursuivies sans interruption.
Il n'est pas inhabituel d'utiliser deux memoires tampons ou plus
lorsqu'un echange de donnees doit etre realisee entre deux appareils
qui fonctionnent a des vitesses differentes de traitement. Cependant,
cette utilisation est destinee strictement a la synchronisation des
operations des deux appareils separes; plus la difference de vitesses
de fonctionnement est grande et plus la capacite que doivent posseder
les memoires tampons est grande. Ceci se distingue du mode de
realisation considere dans lequel une seule unite centrale V execute
les deux traitements differents et etant donne que les deux vitesses
de traitement ont un effet mutuel, le resultat qui peut etre obtenu
avec la memoire tampon peut se distinguer du resultant habituel. Etant
donne que l'execution de l'un des deux traitements d'une maniere plus
rapide permet l'execution plus rapide de l'autre traitement, une plus
grande capacite memoire tampon reliant les deux traitements non
seulement ameliore la fonction de changement de vitesse mais accelere
les deux traitements individuels et en consequence augmente'la vitesse
de fonctionnement de l'unite centrale V. Cette memoire tampon a trois
lignes differe notablement de la memoire tampon connue en ce qu'elle
equilibre bien les deux traitements l'un avec l'autre et elimine ainsi
la necessite d'une plus grande capacite de memoire.
On se refere maintenant aux figures 18(a) a 18(c) et suivantes pour la
description des diverses taches plus en detail.
L'organigramme de la figure 18(a) a la signification suivante.
135: debut 136: proteger donnees d'unite centrale 137: mettre dessin
d'excitation de moteur dans unite centrale par prelevement dans zone
de travail 138: faire circuler dessin d'un bit 139: coupler le dessin
a la section de sortie XI 140: conserver dessin dans zone de travail
141: retour
La figure 18(a) represente les procedures -utilisees pour la tache B
qui fait avancer le moteur a impulsions de balayage vertical a
impulsions I d'un pas.
Cette tache B est realisee d'apres un signal de synchronisation s2 qui
apparait a une frequence predeterminee lorsque la transmission des
donnees dans la zone tampon de lignes est validee comme decrit
precedemment.
L'unite centrale qui accepte le signal intb interrompt la tache D ou E
et decale les donnees presentes dans les compteurs, registres et
analogues respectifs de l'unite centrale dans une zone de travail WK
de la memoire a acces direct.
Un dessin d'excitation de moteur a impulsions est alors tire de la
zone de travail et est introduit dans l'unite centrale.
Dans le mode de realisation considere, on utilise, pour le moteur a
impulsions, un systeme d'excitation de phase 1-2. Comme indique en
reference a Ia figure 12 pour la section XI, les signaux d'adresse aO,
a2, a4 et a6 jouent le role de signaux d'excitation du moteur.
Ainsi, un dessin d'excitation tel que "1110000" est place dans la zone
de travail de la memoire a acces direct au debut. Chaque fois que la
tache B est executee, le dessin est introduit dans l'unite centrale
et, apres circulation d'un bit, il est transmis a la section XI par
I'intermediaire des lignes d'adresse Aoss A2, A4 et A6 tout en etant
renvoye a nouveau dans la zone de travail.
En consequence, le dessin d'excitation du moteur circule bit par bit
chaque fois que la tache B est executee comme indique sur la figure
18(b) et les signaux de sortie aO, a2, a4 et a6 varient comme indique
sur la figure 18(c) si bien que le moteur est excite pas a pas.
L'unite centrale, ayant termine la tache B, reprend la tache qu'elle
executait anterieurement.
La figure 19(a) est un organigramme illustrant le transfert des
donnees d'image lues par la section I de la section II a. la zone
tampon de lignes de la section VIII. Cet organigramme est depourvu du
traitement OU de ligne-2 decrit precedemment.
Sur cet organigramme, les references ont la signification suivante
142: debut 143: ecriture convenable? 144: prendre dans la zone de
travail l'adresse d'ecriture dans l'unite ventrale et l'etablir dans
adresse 145: prendre les donnees dans l'accumulateur de la section II
d 'entree 146: transferer les donnees a la zone RBF 147: ajouter 1 a
l'adresse 148: les 8 bits inferieurs de l'adresse sont-ils egaux a 0?
149: etablir MFF dans la zone de travail.
150: retour
I1 faut noter que, comme le mode de realisation represente est destine
au traitement de feuilles de format
B4, les donnees d'elements d'image sont supposees contenir 1048 bits
par ligne bien qu'il ne s'agisse pas d'une caracteristique limitative.
2048 bits peuvent etre exprimes ous forme de 256 octets de I bits.
La zone tampon de lignes RBF occupe les adresses 16384 A 17152 des
deux memoires a acces direct de 1000 emplacements de 4 bits,
c'est-a-dire 1k octet au total comme indique sur la figure 9.
Lorsqu'on utilise des codes decimaux, la zone RBF I occupe des
emplacements d'adresses 4000 a 4oFF, la zone RBF II occupe les
emplacements d'adresses 4100 A.41FF et la zone RBF III occupe les
adresses 4200 A 42FF.
En outre, les adresses 4300-43FF de la memoire RAM sont attribuees a
la zone de pile et les adresses 4400-44FF a la zone de travail WK.
La zone de travail est destinee a conserver diverses etiquettes, des
adresses d'operations d'ecriture et de lecture, etc. On suppose dans
la description qui suit, correspondant a l'organigramme, que de tels
reglages initiaux indiques dans la zone de travail ont deja ete
effectue et memorises dans la zone.
L'unite centrale commence comme indique sur la figure 19(a) par
verifier les memoires d'etiquettes de la zone de travail afin de
determiner Si des donnees peuvent etre introduites dans les zones RBF
I, II ou III. Si l'une quelconque des zones est vide et prete a
recevoir des donnees, une adresse conservee dans la zone WK, dans
laquelle les donnees peuvent etre ecrites dans la zone RBF, est
indiquee dans le registre d'adresse ADR de l'unite centrale.
Les donnees ayant chacune 8 bits sont alors transmises par l'unite
centrale a l'adresse de la zone RBF par l'intermediaire de la section
II et ajoutent "1" au registre d'adresse ADR. La repetition 256 fois
de cette operation par ligne met les 8 bits inferieurs du registre
d'adresse a 16 bits a O. Ceci indique que la zone RBF a conserve une
ligne complete de donnees d'image et une etiquette MF de memoire
pleine indiquant que la zone RBF est pleine est etablie dans la zone
WK.
Lorsque la densite de lignes de balayage vertical est de 7,7
lignes/mm, une ligne de donnees d'image est conservee dans la zone
predeterminee RBF comme indique pre cedemment.
Lorsque la densite de lignes de balayage vertical est de 3,85 par mm,
les programmes des figures 20(a) et 20(b) sont utilises pour la somme
logique de deux lignes de donnees d'image et sa conservation dans une
zone RBF predeterminee sous forme d'une ligne de donnees d'image.
Sur ces figures, les references numeriques ont les significations
suivantes.
151: debut (ligne interne) 152: prendre dans zone WK l'adresse
d'ecriture dans l'unite centrale et la mettre dans le registre ADR
153: prendre les donnees d'accumulateur dans la section II d'entree
154: transferer les donnees a la zone RBF 155: ajouter 1 a l'adresse
156: les 8 bits inferieurs d'adresse sont-ils a 0? 157: mettre "fin de
transmission dans la zone de travail 158: retour 159: debut (ligne
paire) 160: prendre dans zone de travail l'adresse d'ecriture dans
l'unite centrale et la mettre dans le registre d'adresse 161: prendre
les donnees dans l'accumulateur a partir de la section d'entree Il
162: faire operation reunion sur donnees des zones RBF 163: transferer
le resultat a RBF 164: ajouter 1 a l'adresse 165: les 8 inferieurs
d'adresse sont-ils a 0? 166: etablir une fin de transmission dans la
zone de travail 167: retour
L'organigramme de la figure 20(a) concerne les donnees d'image des
lignes impaires. Comme indique, les donnees d'une ligne impaire sont
conservees dans la zone RBF I par exemple exactement de la meme
maniere que dans le cas de la figure 19(a).
Dans le cas des donnees d'image d'une ligne paire, les donnees d'une
ligne paire conservees deja dans la zone R!F I sont produites a raison
de 10 bits chacune et traitees avec les donnees de la ligne de numero
pair et la somme logique est a nouveau introduite dans la zone.RBF I
comme indique sur la figure 20(b). De cette maniere, une ligne de
donnees d'image ayant subit un traitement reunion est conservee dans
la zone RBF I.
On se refere maintenant aux figures 21a a 25c pour la description d'un
organigramme correspondant a l'execution de la tache E qui correspond
a l'extraction des donnees d'image de la zone RBF, a leur traitement
sous forme de codes de longueur de passage et a leur memorisation dans
la zone de pile. Les references numeriques de ces organigrammes ont
les significations suivantes.
168: debut 169: mettre adresse RBF dans unite centrale 170: mettre
complement de 96 dans TCLC 171: mettre 8 dans BTCI 172: remise en
route de codage (de figures 25(a)-25(c)) 173: mettre complement de 64
dans compteur T 174: mettre 0 dans compteur F 175: prendre donnees de
RBF dans unite centrale 176: verifier donnees 177: tout est a 0? 178:
ajouter 8 au compteur T 179: report? 180: faire progresser adresse de
lecture de RBF 181: ajouter contenu de l'accumulateur a l'accumulateur
182: report? 183: ajouter 1 au compteur T 184: codage BLANC (de figure
24(a) 185: fin de longueur de passage BLANC (vers figure 22) 186:
report? 187: etablir MEF 188: mettre complement de 64 dans chiffre
superieur, les trois chiffres inferieurs etant inchanges 189: ajouter
1 au compteur M 190: report?
191: soustraire 1 de BTCI
192: BTCI = 0?
193: mettre 8 dans BTCI
194: ajouter 1 au compteur M
195: mettre complement de 64 dans compteur T
196: fin de longueur de passage BLANC (de figure 21(a) a 21oc))
197: verifier compteur M
198: H = 0?
199: consulter table avec T comme adresse
200: etablir longueur de code dans CLR
201: ajouter longueur de code a TCLC
202: report?
203: etablir NFF
204: BTC2 = 8?
205: RAR = WAR?
206: transferer un bit de donnees codees dans pile FIFO
207: soustraire 1 de BTC2
208: BTC2 = 0?
209: mettre 8 dans BTC2
210: ajouter I a WAR
211: report?
212: mettre adresse de tete de pile FIFO dans WAR
213: retrancher 1 de CLR
214: CLR = 0?
215: retrancher 1 de CLR
216:CLR = 0?
217: mettre valeur initiale (complement de 64) dans compteur T
218: MEF = 1?
219: codage NOIR (vers figure 23)
220: EOL apparait (figure 25)
221: consulter table avec M comme adresse
222: mettre longueur de code dans CLR
223: ajouter longueur de code a TCLC
224: report? i 225: etablir NFF
226: BTC2 = 8?
227: RAR = WAR? 28: transferer un bit de donnees codees a pile FIFO
229: retrancher 1 de BTCII 230: BTC2 = 0 231: mettre 8 dans BTCII 232:
ajouter 1 a WAR 233: report? 234: mettre adresse de tete de pile FIFO
dans WAR 235: retrancher 1 de CLR 236: CLR = 0 7 237: retrancher 1 de
CLR 238:CLR = 0? 239: effacer compteur M 240: codage NOIR (de figure
22(a)) 241: ajouter 1 a compteur T 242: retrancher I de BTCI 243: BTCI
= 0? 244: ajouter le contenu de l'accumulateur a l'accumulateur 245:
report? 246: ajouter 1 a compteur T 247: fin de longueur de passage
NOIR (vers figure 24(a)) 248: report? 249: ajouter 1 a compteur M 250:
mettre valeur initiale dans compteur T 251: retrancher 1 de compteur
BTCI 252: BTCI = O? 253: mettre 8 dans BTCI.254: ajouter 8 a compteur
T 255: report? 256: mettre complement de 64 dans les chiffres
superieurs, les trois chiffres inferieurs etant inchanges.
257: ajouter i au compteur M 258: ajouter 1 a RAR 259: report 7 260
etablir MEF 261: mettre donnees de RBF dans unite centrale 262:
verifier donees 263: tout a 1? 264: fin de longueur de passage NOIR
265: verifier compteur M 266: M = 0? 26i: consulter table avec T comme
adresse 268: etablir longueur de code CLR 269: ajouter longueur de
code a TCLC 270: report? 271: etablir NFF 272: BTCII = 8? 273: RAR =
WAR? 274: transferer un bit de donnees a pile FIFO 275: retrancher 1
de BTCII 276: BTCII = O? 277: mettre 8 dans BTCII 278: ajouter 1 a WAR
279: report? 280: mettre adresse de tete de pile FIFO dans WAR 281:
retrancher 1 de CLR 282: CLR = 0? 283: retrancher 1 de CLR 284:CLR =
0? 285: mettre valeur initiale (complement de 64) dans compteur T 286:
NEF = 1? 287: codage BLANC (figure 21) 288: EOL apparait (vers figure
25).
289: consulter table avec H comme adresse 290: mettre longueur de code
dans CLR 291: ajouter longueur de code a TCLC 292: report? 293:
etablir WFF 294: BTCII = 8? 295: RAR = WAR? 296: transferer un bit de
donnees codees a pile FIFO 297: retrancher 1 de BTCII 298: BTCII = 0?
299: retrancher 1 de CLR 300: CLR = 0? 301: mettre 8 dans BTCII 302:
ajouter 1 a WAR 303: report? 304: mettre adresse de tete de pile FIFO
dans WAR 305: retrancher 1 de CLR 306: CLR = 0? 307: effacer compteur
M 308: EOL apparait (de figures 22(a) et 24(a)) 309: mettre 11 dans
compteur a 11 bits 310: verifier etiquette non-plein 311: NFF = 1?
312: BTCII = 8? 313: retrancher 1 de BTCII 314: BTCII = 0 315: mettre
8 dans BTCII 316: ajouter 1 a WAR 317: report? 318: retrancher 1 de
BTCII 319: BTCII a 0? 320: mettre 8 dans BTCII 321: ajouter 1 a WAR
322: report? 323: RAR: WAR? 324: transferer un bit "0" a zone de pile
FIFO 325: ajouter 1 a TCLC 326: report? 327:retrancher 1 de BTCII 328:
BTCII = 0? 329: mettre adresse de tete dans WAR 330: WAR = RAR? 331:
transferer un bit "0" dans pile FIFO 332: retrancher 1 du compteur a
11 bits 333: compteur a 11 bits a 0 334: mettre adresse de tete dans
WAR 335: WAR = RAR? 336: transferer un bit "1" a pile FIFO 337:
retrancher 1 de BTCII 338:BTCII = 0? 339: mettre b dans BTCII 340:
ajouter 1 a WAR 341: report? 342: mettre adresse de tete dans WAR 343:
mettre 8 dans BTCII 344: ajouter 1 a WAR 345: report? 346: mettre
adresse de tete dans WAR 347: effacer NFF 348: remettre en route
codage (vers figure 21)
Bien que tout systeme connu de codage s'applique a l'invention, le
mode de realisation considere met en oeuvre un codage Huffman modifie
pour le codage par longueur de passage.
Les codes d'arret sont les codes correspondant aux longueurs de
passage 0-63 comme indique dans le tableau 1 indique dans la suite.
Les codes d'appoint sont ceux qui correspondent a des multiples
entiers de 64 comme indique dans le tableau 2. En outre, un code de
synchronisation EOL represente le code qui a un train de 11 "0" et de
1 "1" suivant le dernier "0".
Tableau 1
I PL (= T) Code BLANC A¦ Code NOIR
O 00110101 0000110111
- 1 000111 010
2 0111 11
4J e 3 lQ00 10 h 4 1011 011
0011 a 5 1100 1
O
63 0010100 1 000001100111
Tableau 2
I
PL (= 64 x M) Code BLANC Code NOIR
64 (= 64 x 1) 11011 0000001111
128 (= 64 x 2) 10010 000011001000
+J o 192.' 64 x 3) 010111 000011001001
O a 1728 (= 64 x 27) 010011011 0000001100101 oe
T,. o u 2048 (= 64 x 32) 000000010-011 000000010011
Tableau 3 ro
EOL EOL 000000000001 (une ligne com mencant par un code BLANC)
Comme l'indiquent les tableaux qui precedent, chaque code de longueur
de passage apparait sous forme d'un code BLANC representant du "blanc"
ou d'un code NOIR representant du noir.
On suppose maintenant que les codes de longueur 0-63 destines a la
preparation d'un code d'arret sont representes par T et les longueurs
de passage destine a la preparation d'un code d'appoint sont 64 x M (M
= 0, 1, 2, 3,.*.), toutes ces longueurs pouvant etre exprimees sous la
forme RL = (64 x M)+T.
Les donnees peuvent alors etre codees par longueur de passage ligne
par ligne par prelevement sequentiel de T et
M pour chaque signe de donnees, avec formation de donne co- dees
choisies tirees d'une table memorisee dans la memoire passive d'apres
T et M, puis par memorisation successive dans la zone de pile FIFO.
Dans la table de la memoir:?, un bloc de dcnnees destine au
prelevement de donnees codees correspond a 3 octets.
Le premier octet de la table conserve des longueurs d'3 code avec 4
bits et le second et le troisieme octet conser 'e des donnees codees
par longueur de passage.
Plus precisement, les longueurs des codes sont diffrentgs, comme
l'indiquent les tableaux. En conseauence, la realisation est telle
que, lorsqu'un certain code par longueur de passage doit etre obtenu
dans la table en fonction de T et M, les longueurs de code du premier
octet sont utilisees comme identification d'une partie effective du
second et du troiseme octet.
Evidemment, la disposition precitee de la table est purement
illustrative. Comme le montrent les tableaux meee des codes par
longueur de passage ayant plus de 8 bits ont leur neuvieme bit et les
bits suivants representes par des ". En consequence, un bloc de
donnees peut comprendre deux octets afin qu'il conserve des donnees
codees dans le premier octet et des codes de longueur de passage dans
le second. Cet variante permet aussi le prelevement d'un code donne de
longueur de passage d'apres les valeurs particulieres de T et M.
On a considere de facon generale qu'un code BLANC etait forme
obligatoirement apres un code de synchronisation lors d'un codage des
donnees ligne par ligne. En d'autres termes, une couleur de reference
a la tete d'une ligne doit etre "blanc". En consequence, lorsque le
codage commen- ce avec un element d'image "noir", le code BLANC de
longueur 0 est transmis d'abord.
Dans la tache E executee habituellement par l'unite centrale une
partie de prelevement de donnees d image dans la zone RBF de la
memoire a acces direct et ltobtention des longueurs de passage sont
indiquees par l'organigramme des figures 21(a) a 21(c). Comme la tache
E est executee par division dans le temps comme indique, elle est
precedee par une procedure dans laquelle l'unite centrale preleve dans
la zone de travail une adresse dans laquelle des donnees d'image a 8
bits doivent etre tirees de la zone RBF et la met dans le registre
d'adresse A3R de l'unite centrale.
En consequence, l'unite centrale met le complement de 96 dans le
compteur de longueur totale de code TCLC1 S dans un compteur de bits
BTCI, le complement a "64" dans un compteur T et "0" dans un compteur
M. Le compteur TCLC est un compteur a 8 bits qui, lorsqu'un changement
quelconque existe dans les donnees a 8 bits provenant de la zone RBF,
assure le positionnement du point de modification par traitement des
bits. Le compteur T est un compteur a 8 bits destine a donner les
longueurs de passage 0-63 pour la censultation de la table des codes
d'arret, avec le complement a '64", c'est-a-dire 256 - 64, qui est
indique initialement.
Le compteur M est un compteur a 8 bits destine a compter M pour la
consultation dwune table de code d'appoint. Le compteur TLCL est
decrit plus en detail dans la suite du present memoire. suite, au pas
de programme JST1, le fait que les donnees a 8 bits introduites dans
un accumulateur ACC de l'unite centrale sont toutes des "0" ou "BLANC"
est determine.
S1 le resultat de ce pas JST1 est NON, le traitement des bits a lieu.
Ainsi, lorsque les donnees d'image a 8 bits dans l'accumulateur ACC
contiennent des donnees d'elements d'image "NOIR", le contenu de
l'accumulateur est ajoute a l'accumulateur ACC afin que les donnees
d'image a 8 bits soient decalees d'une unite seulement.
Ensuite, au pas JST2, la creation d'un report au pas precedent est
determinee, c'est-a-dire que la transition de donnees d'element
d'image blanc a des donnees d'element d'image noir est verifiee. Si le
resultat est OUI, le comptage de la longueur de passage blanc est
termine et est suivi par l'organigramme des figures 22(a)-1 a 22(a)-1
et 23(a;U2, destine au prelevement de donnees codees dans la table.
Par exemple, lorsque des donnees "noir" apparaissent dans une ligne,
l'unite centrale passe du pas JST1 a l'orga- nigramme des figures
22(a)-1 et 22(a)-2 par le pas JS, le nombre du compteur T etant
maintenu a 0.
Lorsqu'un 0 apparait initialement dans les donnees d'image a 8 bits ou
les donnees d'un octet dans llaccumula- teur ACC, le resultat du pas
JST2 est NON et 1 est ajoute au compteur T. En d'autres termes, la
longueur de passage blanc de donnees d'un octet est comptee.
Au pas JST3, l'apparition d'un report du compteur T est determinee,
c'est-a-dire la determination du fait que l'addition de 1 au compteur
T a permis au total d'atteindre 64 bits.?
Ce pas'JST3 n'a pas de rapport avec le cas dans lequel la longueur
initiale de passage blanc d'une ligne est comptee, mais il devient
important lorsque, ulterieurement, le codage de longueur de passage
noir est utilise et est ensuite suivi par un comptage de longueur de
passage blanc avec le meme organigramme.
Comme l'indique progressivement la description qui suit, lorsque les
donnees d'image a 8 bits de l'accumulateur
ACC indiquent un point de transition, la longueur suivante de passage
est naturellement comptee apres le comptage du reste des donnees et
par prelevement de l'octet suivant dans la zone RBF.
Comme une fraction inferieure a 8 bits penetre alors dans le compteur
T, le nombre total de bits introduits dans ce compteur depasse 64 et
un report apparait lorsque "1" est ajoute au compteur T au milieu du
traitement des bits.
Si le report apparait au pas JST3, "1" est ajoute au compteur M pour
la preparation des codes d'appoint et le compteur T est mis a sa
valeur initiale qui est de 256-64 l'operation est suivie par la
soustraction de 1 de BTCI en vue de la conservation dans celui-ci du
fait que le comptage d'un bit est termine.
Si un report n'apparait pas malgre l'addition de 1, une.unite est
soustraite immediatement du compteur de bits
BTCI. Au pas JST4, le fait que le compteur BTCI est a 0 est determine.
Comme le pas JST3, le pas JST4 prend- de l'importance lors du
traitement de fractions inferieures a 8 bits.
Jusqu'a la 'fin du traitement de fractions, les operations precitees
se repetent; si un point de transition est present, l'organigramme de
prelevement de donnees codees commence et, lorsque 64 bits au-total
sont introduits dans le compteur T, un 1 est ajoute au compteur M afin
que la valeur initiale qui est le complement de 64 soit determinee
dans le compteur T.
Si le resultat du pas JST4 est OUI indiquant que le compteur BTCI est
passe a 0, le traitement de l'octet a lieu.
Le traitement de l'octet est realise lorsque le resultat du pas
JST1 est OUI.
Lorsque toutes les donnees d'octet sont 0, le nombre "8" est ajoute au
compteur T afin que l'apparition possible d'un report du compteur T
soit verifiee.
Si le report apparait le reglage initial est execute a l'aide de la
fraction du compteur T considere.
Ainsi, lorsque les trois chiffres inferieurs du compteur T restent les
memes, un complement de 64 est etabli dans les chiffres superieurs et
une unite est ajoutee au compteur M.
Lorsqu'un report n'apparait pas, l'adresse de lecture dans la zone RBF
progresse afin que les donnees suivantes d'octet de la zone RBF
penetrent dans l'accumulateur
ACC.
Comme decrit precedemment, une ligne de donnees d'image est conservee
aux adresses 4000-40FF ou 4100-41FF de la zone RBF de la memoire a
acces direct. I1 peut donc arriver qu'une ligne de donnees soit sortie
lorsque les donnees d'octet ont ete retirees de la zone RBF. Ce
phenomee est verifie au pas JST6 par determination de l'apparition
d"une retenue du registre d'adresse lorsque l'adresse de lecture RBF
progresse.
Si le resultat est NON, les procedures decrites se repetent. Si le
resultat est OUI, une ligne de donnees d'image est extraite
entierement de la zone RBF. Si le resultat est
OUI, cela signifie qu'une ligne de donnees a ete entierenent lue dans
la zone RBF et que son comptage par longueur de pas- sage a ete
termine. Une operation de determination d'un code
BLANC dans une table est alors executee.
Les figures 22(a)-1, 22(a)-2 et 22(b)-1, 22(b)-2 sont des
organigrammes relatifs au prelevement d'un code BLANC d'une table
d'apres le resultat du comptage des longueurs.
D'abord, la necessite d'un code d'appoint est determinee. A cet effet,
le contenu du compteur M est verifie et il est 0 au pas JST7.
Si le resultat est OUI, l'unite centrale commence immediatement la
preparation d'un code d'arret puisqu'un code d'appoint est inutile
dans ce cas.
Ainsi, un bloc de donnees est lu par consultation de la table d'apres
la valeur T conservee dans le compte' T, selon l'organigramme des
figures 21(a) a 21(c).
Come indique, les donees du bloc lu comportent trois octets dont le
premier conserve la longueur codee et 3 less than s dx autres un code
d'arret BLANC.
La longueur du code est d'abord introduite dan un registre de longueur
de code et parvient au compteur di longueur totale TCLC.
Ce compteur TCLC est necessaire a la determination de la necessite de
bits de remplissage. lors de la transmission d'une ligne de donees
codees, une telle ligne doit comprendre un nombre donne de bits tel
que 96 afin que le temps minimal de transmission soit obtenu. Ainsi,
les bits de remplissage doivent etre ajoutes si le taux de compression
d'une ligne de donnees d'image est relativement eleve.
Ainsi, chaque fois que des donnees codees sont nre- parees d'apres la
longueur des passages, les longueurs codees sont ajoutees pour le
controle d'une ligne de longueur codee.
Dans l'organigramme des figures 21(a) a 21(c), le compteur TCLC est
etabli avec le complement de 96.
Si le resultat du pas JST8 est OUI, aucun bit de remplissage n'est
necessaire et une etiquette de non remplissage NFF apparait.
Les donnees codees de la table sont transferees bit par bit dans la
zone de pile FIFO de la memoire a acces direct.
Chaque fois que 8 bits de donnees atteignent cette zone, la
transmission des donnees de celle-ci vers la section IX
dlentree-scrtie est validee.
I1 faut se rappeler que la zone FIFO occupe 32 octets de memoire a
acces direct a partir de l'adresse 4300. Le fonctionnement de la pile
FIFO necessite un registre d'adresse d'ecriture WAR destine a contenir
des adresses lorsuq'un octet est ecrit dans la zone de pile, un
registre d'adresse de lecture RAR destine a conserver les adresses
lorsqu'un octet est lu, et un compteur de bits BTCII qui, lorsque les
donnees codees sont ecrites bit par bit, conserve les donnees jusqu'au
bit qui a ete ecrit sur l'octet considere de donnees.
Ces elements, en cooperation, provoquent l'ecriture successive des
donnees codees dans des appareils choisis d'ecriture de la zone de
pile alors que les donnees ecrites dans la one de pile sont lues a des
adresses choisies de lecture octet par octet, vers la section IX
d'entree-sortie.
Les adresses d'ecriture et de lecture circulent constamment de 0 a 32
et les donnees sont ecrites indefiniment dans la zone de pile.
Cependant, deux conditions doivent etre respectees.
Ces conditions sont (1) que l'adresse d'ecriture ne doit pas depasser
l'adresse de lecture et less than 2) que que'l'adresse d'ecriture ne
doit pas etre depassee par l'adresse de lecture. La condition (1)
empeche la perte- des donnees ecrites dans la zone de pile et la
condition (2) empeche le vidage de la zone de pile. Ce mode de
realisation n'a pas de signification si ces deux conditions ne sont
pas satisfaites. En d'autres termes, il est important dans ce mode de
realisation que l'ensemble soit realise de maniere qu'il satisfasse a
ces deux conditions.
Ensuite, au pas JST9, le fait que des donnees codees sont ecrites dans
des adresses choisies de la zone de pile est determine et, dans le cas
positif, un bit suivant les donnees codees lues dans la table est
ecrit dans la zone de pile.
Lorsque le resultat du pas JST9 est OUI indiquant qu'aucun bit n'a
encore ete ecrit a cet adresse, la coincidence des adresses d'ecriture
et de lecture est verifiee au pas JST10.
Si le resultat est OUI, indiquant la coincidence de ces adresses de
lecture et d'ecriture, d'autres donnes ne peuvent pas etre ecrites a
cette adresse tant que les donnees y sont lues si bien que les donnees
ne peuvent pas etre perdues.
Lorsque la zone de pile est prete a recevoir des donnees, un bit des
donnees codees est transfere a la zone de pile FIFOxet une unite est
retranchee du compteur BTCII.
Au pas JST11, le fait que le compteur BTCII a atteint 0 est determine,
c'est-a-dire le fait que 8 bits de donnees se trouvent aux adresses de
la zone de pile.
Lorsque la reponse est NON, une unite est retranchee du registre CLR
de longueur de code pour le controle du nombre de bits transfere a la
zone de pile.
Au pas JST12, le fait que la longueur du code a atteint' 0 est
determine, c'est-a-dire que le transfert complet des donnees codees
vers la zone de pile est determine.
Si la reponse est NON, c'est-a-dire si les donnees codees lues dans la
table n'ont pas ete encore entierement transferees a la zone de pile,
le processus precedent se repete pour le transfert des donnees codees
a la zone de pile
FIFO.
Si le resultat du pas JSTll est OUI, indiquant que 8 bits de donnees
codees se trouvent dans les adresses donnees de la zone de pile, le
compteur BTCII est mis a 8 et une unite" est ajoutee au registre WAR
afin que l'adresse d'ecriture soit remise a jour.
Les donnees sont ecrites dans la zone de pile et lues dans celle-ci
d'une maniere indefinie comme indique precedemment. Ainsi, lorsque les
donnees ont ete ecrites dans la derniere adresse de la zone de pile,
les donnees suivantes doivent etre ecrites dans l'adresse anterieure
de la zone de pile.
Ainsi, dans le cas de la remise a jour de l'adresse d'ecriture, le
debordement du registre WAR est verifie au pas
JST13 et, si la reponse est OUI, l'adresse anterieure est mise dans le
registre WAR. Si la reponse est NON, une unite est retranchee du
registre CLR.
Au pad JST14, le fait que le registre de longueur codee CLR a atteint
O est determine, c'est-a-dire que le transfert complet de toutes les
donnees codees est determine.
Si le resultat de ce pas est NON, le fait que les donnees suivantes
peuvent etre ecrites est determine au pas JST10 et la procedure
precedente se repete.
Si le transfert des donnees codees lues dans la table est termine, la
valeur initiale est mise dans le compteur T.
Ensuite, au pas JST15, l'etablissement d'une etiquette MEF de memoire
vide est verifie.
Dans l'organigra.m es figures 21(a) a 21(c) destine a extraire les
donnees d'image blanc de la zone RBF et au comptage de la longueur de
passage, ltetiquette MEF est etablie lorsqu'une ligne de donnees
d'image a ete extraite en totalite au moment ou un octet de donnees a
ete lu.
En consequence, si les dernieres donnees codees sur une ligne sont
transferees a la zone de pile, le resultat au pas JSTi5 est OUI et
l'unite centrale passe a l'organigramme de creation du code de
synchronisation EOL.
Si le resultat du pas JST15 est NON, des donnees noir sont prelevees
dans la zone RBF pour l'execution de lor- ganigramme de comptage de la
longueur de passage.
Les operations qui precedent, dans l'unite centrale, concernent le cas
ou le compteur M est a O. Lorsqu'il ne l'est pas et necessite un code
d'appoint, l'organigramme correspond a celui des figures 22(b)-1 et
22(b)-2 qui comprend la consultation de la table a l'aide du contenu
du compteur M comme adresse.
En and ite, l'unite centrale fonctionne de la meme maniere que lors de
la preparation d'un code d'arret. La longueur du code est indiquee
dans le registre CLR et cette longueur est transmise au compteur TCLC.
Si un report apparait alors, l'etiquette MFF est mise a 1 est, dans le
cas contraire, le compteur BTC11 est verifiee.
Lorsque le compteur BTCII est a O et lorsque des donnees codees
doivent etre transferees pour la premiere fois a l'adresse de la zone
de pile, le fait que des donnees peuvent etre ecrites a cette adresse
est verifie et l'unite centrale reste en attente jusqu'a ce qu'un etat
soit etabli. Si les donnees codees ont deja ete transferees a cette
adresse, le bit suivant est immediatement transfere dans la zone de
pile.
Entre temps, le transfert de 8 bits de donnees a la Zone de pile est
verifie par le compteur BTCII et le transfert de toutes les donnees
codees a cet instant vers la zone de pile est determine a l'aide du
registre de longueur codee.
Lorsque 8 bits de donnees codees ont ete transf
Документ
Категория
Без категории
Просмотров
1
Размер файла
180 Кб
Теги
fr2519194a1
1/--страниц
Пожаловаться на содержимое документа