close

Вход

Забыли?

вход по аккаунту

?

FR2520528A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (4/ 9)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Gene Or Protein
(3/ 6)
[6][_]
ETRE
(3)
[7][_]
DANS
(2)
[8][_]
Est-a
(1)
[9][_]
Physical
(1/ 3)
[10][_]
8 bits
(3)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2520528A1
Family ID 8106828
Probable Assignee Dshkhunian Valery
Publication Year 1983
Title
_________________________________________________________________
EN Title The processor for microcomputers according to the invention
contains a fast memory (1), an arithmetic/logic unit (2), an...
FR Title PROCESSEUR DE MICROORDINATEUR
Abstract
_________________________________________________________________
The processor for microcomputers according to the invention contains a
fast memory (1), an arithmetic/logic unit (2), an interface (3), a
microprogram control block (5), which are each connected to one
another via an internal data bus (4) of the processor, and a processor
status register (7). The processor also has a constant memory (10), a
first and a second switching section (12 and 13, respectively) which
are connected to the arithmetic/logic unit (2), a register (15), a
source (7) for potentials (17) allocated to logic states, and a
decoder (19).
L'INVENTION CONCERNE LES ORDINATEURS NUMERIQUES ET EN PARTICULIER LES
PROCESSEURS DE MICROORDINATEUR SERVANT A TRAITER LES DONNEES. LE
PROCESSEUR DE MICROORDINATEUR COMPORTE UN BLOC 1 DE MEMOIRE A ACCES
TRES RAPIDE, UNE UNITE LOGIQUE ARITHMETIQUE 2, UN BLOC D'INTERFACES OU
DE LIAISON 3, UN BLOC DE COMMANDE A MICROPROGRAMMES 5 RELIES PAR UN
BUS DE DONNEES INTERNE 4, UN REGISTRE 7 DE L'ETAT DU PROCESSEUR. LE
PROCESSEUR COMPORTE EGALEMENT, SELON L'INVENTION, UN ACCUMULATEUR DE
CONSTANTES 10, UN PREMIER ET UN DEUXIEME ELEMENTS DE COMMUTATION 12,
13 RELIES A L'UNITE LOGIQUE ARITHMETIQUE 2, UN REGISTRE 15, UNE SOURCE
DE POTENTIELS LOGIQUES 17 ET UN DECODEUR 19. L'INVENTION PEUT ETRE
UTILISEE DANS LES DISPOSITIFS DE TRAITEMENT DE L'INFORMATION, DANS LES
DISPOSITIFS D'AUTOMATISMES ET DE TELEMECANIQUE.
Description
_________________________________________________________________
Processeur de microordinateur.
L'invention concerne les ordinateurs numeriques et a notamment pour
objet un processeur de microordinateur destine au traitement des
donnees.
L'invention petit etre utilisee dans les dispositifs de depouillement
des informations, dans les dispositifs d'automatisme et de
telemecanique, dans les systemes de calcul d'usage general par
exemple.
Il existe un processeur de microordinateur (brevet d'invention des
Etats-Unis n0 4 016 546) qui comporte un bus de donnees, des registres
qui lui sont relies, une unite logique arithmetique, ainsi qu'un bloc
de commande relie aux registres et a l'unite logique arithmetique.
Ledit processeur n'a pas de moyens pour realiser les algorithmes de
traitement des caracteres au niveau de la microprogrammation, ce qui
entrasse une baisse generale du rendement du processeur.
On connatt egalement un processeur de microordina- teur (Hark J.
Severn "A minicomputer-compatible microcomputer System: The DSC
LSI-11" dans "Proceedings of the IEEE, vol. 64, n0 6, juin 1976) qui
comporte un bloc de memoire a acces tres rapide pour stocker une
information numerique durant l'execution des operations par le
processeur de microordinateur, une unite logique arithmetique pour
transformer l'information numerique et un bloc d'interfaces ou de
liaison pour organiser l'echange d'information numerique relies par un
bus de donnees interne.Ce processeur de microordinateur comporte
egalement un bloc de commande a microprogramme destine a commander les
operations de transformation et d'echange d'information numerique dans
le processeur de microordinateur, la premiere entree du bloc de
commande etant reliee au bus de donnees interne et sa sortie etant
reliee aux entrees de commande du bloc de memoire a acces tres rapide,
de l'unite logique arithmetique et du bloc d'interfaces, ainsi qu'un
registre de l'etat du processeur pour stocker un code d'indices des
operations arithmetiques. L'entree du registre de l'etat du processeur
est reliee a la sortie de l'unite logique arithmetique et sa sortie
est reliee a la deuxieme entree du bloc de commande a microprogramme.
On a prevu dans ledit processeur de microordinateur un "format" ou
structure de micro-instructions pour le travail avec les lettres et un
"format" ou structure de branchements conditionnels. Cependant, le
champ d'une microinstruction designe pour le travail avec les lettres
et le champ d'une micro-instruction utilise pour organiser les
branchements conditionnels sont limites par huit bits et l'execution
des operations avec les mots depassant seize bits se fait en deux
cycles de machine ou davantage. L'elargissement du champ de la
micro-instruction pour le travail avec les lettres entraine une
augmentation notable de l'encom- brement du bloc de commande a
microprogrammes. Ainsi, la vitesse d'execution des instructions de
traitement des donnees par caracteres n'est pas elevee.De plus, ledit
processeur n'a pas de possibilites de traitement de nombres sous la
forme binaire-decimale au niveau de la microprogrammation, ce qui
limite ses capacites fonctionnelles.
L'invention concerne un processeur de microordinateur dans lequel
l'introduction de nouveaux blocs fonctionnels permet d'elever la
vitesse d'execution des instructions de traitement des donnees par
caracteres et d'elargir ses capacites fonctionnelles.
Le probleme pose est resolu par le fait que le processeur de
microordinateur servant a traiter les donnees comporte un bloc de
memoire a acces tres rapide pour stocker une information numerique
durant l'execution des operations par le processeur de
micro-ordinateur, une unite logique arithmetique pour executer les
transformations de l'information numerique, un bloc d'interfaces ou de
liaison pour organiser l'echange d'information numerique, relies par
un bus de donnees interne, un bloc de commande a microprogrammes qui
commande l'execution des operations de transformation et d'echange
d'information numerique dans le processeur de micro-ordinateur, la
premiere entree de ce bloc de commande etant reliee au bus de donnees
interne et sa sortie etant reliee aux entrees de commande du bloc de
memoire a acces tres rapide, de 11 unite logique arithmetique et du
bloc d'interfaces, ainsi qu'un registre de l'etat du processeur pour
stocker un code d'indices des operations arithmetiques, dont l'entree
est reliee a la sortie de l'unite logique arithmetique et la sortie
est reliee a la deuxieme entree du bloc de commande a microprogrammes,
l'entree de commande du registre de l'etat du processeur etant reliee
a la sortie du bloc de commande a microprogrammes, conformement a
l'invention, et est caracterise en ce qu'il comporte un accumultateur
de constantes, dont la sortie est reliee a l'entree de l'unite logique
arithmetique, un premier et deuxieme elements de commutation, dont les
sorties sont reliees a la deuxieme entree de l'unite logique
arithmetique, un registre de memorisation de l'instruction en
execution, une source de potentiels logiques, la premiere entree du
premier element de commutation etant reliee a la sortie du registre de
l'etat du processeur, la premiere entree du deuxieme element de
commutation etant reliee a la sortie du registre dont l'entree est
branchee sur le bus de donnees interne et les deuxiemes entrees des
elements de commutation etant reliees a la sortie de la source de
potentiels logiques, et un decodeur, dont l'entree est reliee a la
sortie du bloc de commande a microprogrammes et la sortie a l'entree
de commande de l'accumulateur de constantes et aux entrees de commande
des premier et deuxieme elements de commutation.
Un tel processeur selon l'invention permet d'executer les instructions
d'increment et de decrement a pas fixe 1, 2, 3, 4... n, les
instructions de traitement des caracteres, les operations de
branchements conditionnels et les operations de correction du resultat
en travaillant avec les nombres sous forme binaire-decimale en un
cycle de machine. Un champ a huit bits de micro-instruction applique a
l'entree du decodeur permet d'adresser jusqu'a 256 constantes,
autrement dit, l'encombrement general du bloc de commande a
microprogrammes etant le meme, le nombre de constantes possibles
augmente. De plus, on accelere l'execution des instructions dans
lesquelles les adresses des operandes sont formees par le champ de
bits de l'instruction. Ceci accroit la rapidite du processeur du
micro-ordinateur et elargit ses capacites fonctionnelles.
L'invention ressortira de la description ulterieure d'un exemple
concret d'execution, schematise sur les dessins annexes sur lesquels
- la figure 1 represente le schema structurel d'un processeur de
microordinateur, selon l'invention; et
- la figure 2 represente le schema fonctionnel d'un element de
commutation, selon l'invention.
Le processeur de micro-ordinateur servant a traiter les donnees
comporte un bloc de memoire a acces tres rapide 1, une unite logique
arithmetique 2 et un bloc d'interfaces 3, relies par un bus de donnees
interne 4. le processeur comporte egalement un bloc de commande a
microprogramme 5; la premiere entree du bloc de commande a
microprogrammes 5 est reliee au bus de donnees interne 4 et sa sortie
6 est branchee sur les entrees de commande du bloc 1 de memoire a
acces tres rapide, de l'unite logique arithmetique 2 et du bloc
d'interfaces 3. De plus, le processeur de micro-ordinateur comporte un
registre 7 de l'etat du processeur pour stocker un code d'indices des
operations arithmetiques telles que: "resultat egal a zero", "signe
negatif du resultat", "debordement de la capacite", "transfert des
tetrades", etc. Une entree 8 du registre 7 de l'etat du processeur est
reliee a la sortie de l'unite logique arithmetique 2 et sa sortie 9 a
la deuxieme entree du bloc de commande a microprogrammes 5.
La sortie 6 du bloc de commande a microprogrammes 5 est reliee a
l'entree de commande du registre 7 de l'etat du processeur. Le
processeur de micro-ordinateur comporte un accumulateur de constantes
10 se presentant sous la forme d'une memoire fixe, dont la capacite
est egale a la capacite de l'unite logique arithmetique 2 et dont la
sortie est reliee a une entree 11 de l'unite logique arithmetique 2.
le processeur comporte egalement des premier et deuxieme elements de
commutation 12, 13 dont les sorties sont branchees sur l'entree 11 de
l'unite logique arithmetique 2.
La premiere entree du premier element de commutation 12 est reliee a
la sortie 9 du registre 7 de l'etat du processeur.
Une premiere entree 14 du deuxieme element de commutation 13 est
reliee a la sortie d'un registre 15. L'entree du registre 15 est
reliee au bus des donnees internes 4.
Les deuxiemes entrees des premier et deuxieme elements de commutation
12, 13 sont reliees a une sortie 16 d'une source de potentiels
logiques 17 (pour la plupart des elements logiques, les potentiels du
zero et de l'unite logiques sont le potentiel nul et le potentiel de
la source d'alimentation du circuit). les entrees de commande des
elements de commutation 12, 13 et l'entree de l'accumulateur de
constantes 10 sont reliees a une sortie 18 d'un decodeur 197 dont
l'entree est reliee a la sortie 6 du bloc de commande a
microprogrammes 5.
Le premier element de commutation 12 comporte un circuit "ET" 20
(figure 2) et un circuit de commutation programmable 21. Une premiere
entree 22 du circuit "ET" 20 est reliee a l'entree de commande de
l'element de commutation 13 (figure 1), la deuxieme entree du circuit
"ET" 20 est reliee a une sortie 23 du circuit de commutation
programmable 21. La sortie 24 du circuit "ET" 20 est reliee a la
premiere entree de l'element de commutation 12 (figure 1). Une
deuxieme entree 26 (figure 2) du circuit de commutation programmable
21 est reliee a la deuxieme entree de l'element de commutation 12
(figure 1). Le circuit de commutation programmable 21 (figure 2) est
programme a l'aide d'un cache technologique au moment de la
fabrication.Le circuit de commutation programmable 21 recoit soit un
signal depuis le registre 7 (figure 1) de l'etat du processeur, soit
le potentiel du zero logique ou de l'unite logique depuis la sortie 16
de la source de potentiels logiques 17. Le deuxieme element de
commutation 13 possede un schema fonctionnel identique.
Le processeur de microordinateur qui vient d'entre decrit fonctionne
de la facon suivante.
L'instruction d'execution fournie par le bloc d'interfaces ou de
liaison 3 arrive sur la premiere entree du bloc a commande de
micro-programmes 5 et sur l'entree du registre 15 ou elle est
memorisee. Chaque instruction execu- tee par le processeur de
microordinateur est transformee, par le bloc de commande a
microprogrammes 5, en une sequence de micro-instructions qui
comportent les champs suivants champ de commande de l'unite logique
arithmetique 2, champ de l'adresse de l'operande dans le bloc 1 de
memoire a acces tres rapide, champ de commande du bloc d'interfaces ou
de liaison 3, champ de commande du registre 7 de l'etat du processeur
et champs des bits de la micro-instruction, ces champs arrivant sur
l'entree du decodeur 19. le decodeur 19 forme un signal qui permet
d'extraire de l'accumulateur de constantes 10 l'une des constantes ou
un signal qui commande un des elements de commutation 12, 13. En ce
cas, la constante selectionnee est transmise a l'entree 11 de l'unite
logique arithmetique 2.
Si le signal d'extraction attaque l'entree de commande d'un des
elements de commutation 12, 13, l'entree Il de l'unite logique
arithmetique recoit un mot info#atif dont une partie de bits
correspond a l'information stockee dans le registre 7 de 11 etat du
processeur ou a l'information stockee dans le registre 15. l'autre
partie de bits est egale a zero ou a l'unite. Le contenu concret des
bits de ces mots infoiinatifs est impose par le circuit de commutation
programmable 21 (figure 2). Par exemple, afin de realiser une
instruction de branchement conditionnel, il faut que 8 bits inferieurs
du mot informatif repetent 8 bits inferieurs du mot stocke dans le
registre 15 (figure 1) et 8 bits superieurs repetent le huitieme bit
de ce mot.
Afin de corriger 11 execution des operations sur les nombres presentes
sous la forme binaire-decimale, le troisieme et le premier bits de
chaque tetrade doivent repeter l'information dans la bascule
respective (non representee sur le dessin) du registre 7 de l'etat du
processeur fixant les transferts des tetrades. D'autres bits doivent
etre egaux a zero.
La constante ou ltoperande choisi, dont une partie des bits correspond
au contenu du registre 15 ou au contenu du registre 7 de l'etat du
processeur, arrive sur l'entree 11 de l'unite logique arithmetique 2.
le deuxieme operande passe par le bus des donnees internes 4 depuis le
bloc 1 de memoire a acces tres rapide ou depuis le bloc d'interfaces
3. L'unite logique arithmetique 2 execute l'operation et son resultat
soit s'inscrit dans le bloc 1 de memoire a acces tres rapide, soit est
transmis au bloc d'interfaces 3. Alors, l'execution de l'instruction
est terminee et le processeur procede a l'extraction et a L'execution
de l'instruction suivante.
Pour le travail des elements de commutation 12, 13 le signal fourni
par l'entree de commande du premier element de commutation 12 est
transmis sur la premiere entree 22 (figure 2) du circuit "ET" 20 et
autorise le passage de l'information depuis la sortie 23 du circuit de
commutation programmable 21 vers 18 sortie du premier element de
commutation 12. le circuit de commutation programmable 21 transmet
l'information depuis ses entrees 25, 26 sur la sortie 23, alors que la
direction du transfert de l'information est programmee a l'aide d'un
cache technologique lors de la fabrication. La sortie 23 du circuit de
commutation programmable 21 peut recevoir soit l1information stockee
dans le registre 7 (figure 1) de l'etat du processeur, soit le zero
logique ou l'unite logique depuis la sortie 16 de la source de
potentiels logiques 17.Le deuxieme element de commutation 13
fonctionne de la meme facon.
Le processeur de microordinateur decrit permet d'executer les
instructions d'increment et de decrement a pas fixe 1, 2, 3, 4... n,
les instructions de traitement des caracteres, les operations de
branchements conditionnels et les operations de correction du resultat
en travaillant avec les nombres presentes sous la forme
binaire-decimale en un cycle de machine. le champ a huit bits de la
micro-instruction amene sur l'entree du decodeur 19 permet d'adresser
jusqu'd 254 constantes et deux elements de commutation 12, 13,
c'est-a-dire en tout, 256 constantes; donc, en preservant
l'encombrement general du bloc de commande a microprogrammes 5 on
augmente le nombre de constantes possibles. Ceci accroit la rapidite
du processeur de microordinateur, elargit ses capacites fonctionnelles
et augmente la vitesse d'execution des instructions de traitement des
donnees par caracteres.
Claims
_________________________________________________________________
1.REVENDICATION Processeur de microordinateur servant a traiter les
donnees, qui comporte: un bloc (1) de memoire a acces tres rapide pour
stocker une information numerique durant l'execution des operations
par le processeur de microordinateur, une unite logique arithmetique
(2) pour executer les transformations de l'information numerique, un
bloc d'interfaces ou de liaison (3) pour organiser l'echange
d'information numerique, relies par un bus des donnees interprocessus
(4), un bloc de commande a microprogrammes (5) qui commande
l'execution des operations de transformation et d'echange
d'information numerique dans le processeur de microordinateur, dont
une premiere entree est reliee au bus des donnees internes (4) et la
sortie (6) est reliee aux entrees de commande du bloc (1) de memoire a
acces tres rapide, de l'unite logique arithmetique (2) et du bloc
d'interfaces ou de liaison (3), ainsi qu'un registre (7) de l'etat du
processeur pour stocker un code d'indices des operations
arithmetiques, dont une entree (8) est reliee a la sortie de l'unite
logique arithmetique (2) et la sortie (9) est reliee a la deuxieme
entree du bloc de commande a microprogrammes (5), l'entree de commande
du registre (7) de l'etat du processeur etant reliee a la sortie (6)
du bloc de commande a microprogrammes (5), et qui est caracterise en
ce qu'il comporte un accumulateur de constantes (10), dont la sortie
est reliee Bune entree (11) de l'unite logique arithmetique (2) un
premier et un deuxieme elements de commutation (12, 13), dont les
sorties sont connectees a l'entree (tri) de l'unite
arithmetiquelogique (2), un registre (i5) de memorisation de
l'instruction en execution, une source de potentiels logiques (17), la
premiere entree du premier element de commutation (12) etant reliee a
la sortie (9) du registre (7) de l'etat du processeur, une premiere
entree (14) du deuxieme element de commutation (13) etant reliee a la
sortie du registre (15) dont l'entree est reliee au bus des donnees
interne (4), les deuxiemes entrees des elements de commutation (12,
13) etant reliees a une sortie (16) de la source de potentiels
logiques (17), ainsi qu'un decodeur (19) dont l'entree est reliee a la
sortie (6) du bloc de commande a microprogrammes (5) et la sortie (18)
est reliee a l'entree de commande de l'accumulateur de constantes (10)
et aux entrees de commande des premier et deuxieme elements de
commutation (12, 13).
? ?
Display vertical position markers.<br/><br/>This option will display
the relative positions of currently selected key terms within the full
document length.<br/><br/>You can then click the markers to jump to
general locations within the document, or to specific discoveries if
you know whereabouts in the document they occur. [13][_]
Open a preview window.<br/><br/>This window will provide a preview of
any discovery (or vertical marker) when you mouse over
it.<br/><br/>The preview window is draggable so you may place it
wherever you like on the page. [14][_]
[static.png]
[close.png]
Discovery Preview
(Mouse over discovery items)
[textmine.svg] textmine Discovery
« Previous
Multiple Definitions ()
Next »
Enlarge Image (BUTTON) ChemSpider (BUTTON) PubChem (BUTTON) Close
(BUTTON) X
(BUTTON) Close
(BUTTON) X
TextMine: Publication Composition
FR2520528
(BUTTON) Print/ Download (BUTTON) Close
1. Welcome to TextMine.
The TextMine service has been carefully designed to help you
investigate, understand, assess and make discoveries within patent
publications, quickly, easily and efficiently.
This tour will quickly guide you through the main features.
Please use the "Next" button in each case to move to the next step
of the tour (or you can use [Esc] to quit early if you don't want
to finish the tour).
2. The main menu (on the left) contains features that will help you
delve into the patent and better understand the publication.
The main feature being the list of found items (seperated into
colour coded categories).
3. Click the Minesoft logo at any time to reset TextMine to it's
initial (start) state.
4. You can select which part of the document you'd like to view by
using the pull down menu here.
You can select "Full Text" to view the entire document.
5. For non-latin languages, (in most cases) full text translations
are available, you can toggle them on and off here.
You can also toggle the inline discovery translations between
English and their original language.
6. The pie chart icon will open a basic statistical breakdown of the
publication.
7. The sort icon allows you to sort the listed categories based on
the number of instances found.
Click to toggle between ascending and descending.
8. You can use the refine box to refine the discovered items in the
sections below.
Simply type what you are looking for, any items that do not match
will be temporarily hidden.
9. The publication has been analysed and we have identified items
within it that fit into these categories.
The specific items found are listed within the category headings.
Click the section header to open that section and view all the
identitfied items in that section.
If you click the checkbox all items in that section will be
highlighted in the publication (to the right).
The best thing to do is to experiment by opening the sections and
selecting and unselecting checkboxes.
10. The main output window contains the publication full text (or part
thereof if selected).
11. The Tools section contains tools to help you navigate the
"discovered" (highlighted) items of interest.
The arrows and counter let you move through the highlighted items
in order.
12. Other tools include a "Preview" option [ [preview.png] ] and the
ability to mark the relative locations of highlighted items by
using the "Marker" option [ [marker.png] ].
Try these out to best understand how they work, and to discover if
they are of use to you.
13. Items selected from the menu on the left will be highlighted in
the main publication section (here in the middle of the screen).
Click them for further information and insights (including
chemical structure diagrams where available).
14. Please experiment with TextMine - you cannot make any permanent
changes or break anything and once your session is closed (you've
log out) all your activity is destroyed.
Please contact Minesoft Customer Support if you have any questions
or queries at: support@minesoft.com
[15]____________________
[16]____________________
[17]____________________
[18]____________________
[19]____________________
[20]____________________
[21]____________________
[22]____________________
[23]____________________
[24]____________________
[BUTTON Input] (not implemented)_____ [BUTTON Input] (not
implemented)_____
Документ
Категория
Без категории
Просмотров
1
Размер файла
27 Кб
Теги
fr2520528a1
1/--страниц
Пожаловаться на содержимое документа