close

Вход

Забыли?

вход по аккаунту

?

FR2520897A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (526/ 1392)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Molecule
(129/ 599)
[6][_]
LDA
(195)
[7][_]
CO
(91)
[8][_]
INX
(30)
[9][_]
FOOO
(28)
[10][_]
BYTES
(23)
[11][_]
water
(21)
[12][_]
CF
(13)
[13][_]
Et
(10)
[14][_]
CHR
(9)
[15][_]
DMA
(7)
[16][_]
HI
(6)
[17][_]
FOC
(5)
[18][_]
C-R
(5)
[19][_]
DES
(4)
[20][_]
-O
(4)
[21][_]
DMI
(4)
[22][_]
UF 2
(4)
[23][_]
UF 1
(4)
[24][_]
DCC
(4)
[25][_]
Y=O
(3)
[26][_]
-F
(3)
[27][_]
Se
(3)
[28][_]
FOF
(3)
[29][_]
ACIA
(3)
[30][_]
COPY
(3)
[31][_]
-H
(2)
[32][_]
COSF
(2)
[33][_]
Li
(2)
[34][_]
SYSOI
(2)
[35][_]
CRROR
(2)
[36][_]
OCS
(2)
[37][_]
FCAD
(2)
[38][_]
YTES
(2)
[39][_]
Me
(2)
[40][_]
OOOD
(2)
[41][_]
TNM
(1)
[42][_]
nexion
(1)
[43][_]
carac
(1)
[44][_]
phic
(1)
[45][_]
FOCO-
(1)
[46][_]
ROSS
(1)
[47][_]
INFO
(1)
[48][_]
FOO
(1)
[49][_]
FO-
(1)
[50][_]
DOPI
(1)
[51][_]
PO-F
(1)
[52][_]
C 1414
(1)
[53][_]
HICH
(1)
[54][_]
COCAL
(1)
[55][_]
OPSYS
(1)
[56][_]
AXEN
(1)
[57][_]
FIAC
(1)
[58][_]
PIS
(1)
[59][_]
LSD
(1)
[60][_]
RROR
(1)
[61][_]
CIME
(1)
[62][_]
R-31
(1)
[63][_]
Ts
(1)
[64][_]
F-461
(1)
[65][_]
Cl
(1)
[66][_]
COSI
(1)
[67][_]
COCO
(1)
[68][_]
COSO
(1)
[69][_]
SCOF
(1)
[70][_]
SCFFF
(1)
[71][_]
ICE
(1)
[72][_]
NCOOOD
(1)
[73][_]
FIN
(1)
[74][_]
18F
(1)
[75][_]
NOMEM
(1)
[76][_]
NMEM
(1)
[77][_]
C-1000
(1)
[78][_]
BYX
(1)
[79][_]
MTST
(1)
[80][_]
CHIR
(1)
[81][_]
MES
(1)
[82][_]
ACN
(1)
[83][_]
CRHO
(1)
[84][_]
orbc
(1)
[85][_]
=O
(1)
[86][_]
F-F
(1)
[87][_]
atca
(1)
[88][_]
SOOD
(1)
[89][_]
COOOO
(1)
[90][_]
BOOD
(1)
[91][_]
Oxis
(1)
[92][_]
FSOS
(1)
[93][_]
ORO
(1)
[94][_]
FSOC
(1)
[95][_]
FSFB
(1)
[96][_]
COOO
(1)
[97][_]
OMPT
(1)
[98][_]
DTAB
(1)
[99][_]
PDC
(1)
[100][_]
12 F
(1)
[101][_]
FA-70
(1)
[102][_]
IBA
(1)
[103][_]
FBOC
(1)
[104][_]
FOOF
(1)
[105][_]
F 1323
(1)
[106][_]
3-IF
(1)
[107][_]
FDAA
(1)
[108][_]
ROSI
(1)
[109][_]
iron
(1)
[110][_]
RYS
(1)
[111][_]
PROPFR
(1)
[112][_]
ESCZ
(1)
[113][_]
FCFF
(1)
[114][_]
CBYTES
(1)
[115][_]
CIMP
(1)
[116][_]
Ar-14
(1)
[117][_]
XXS-CHR
(1)
[118][_]
DONU
(1)
[119][_]
OSR
(1)
[120][_]
ENDONE
(1)
[121][_]
IFB
(1)
[122][_]
FXSC
(1)
[123][_]
FPDB
(1)
[124][_]
CBGA
(1)
[125][_]
atad
(1)
[126][_]
aeea
(1)
[127][_]
Br
(1)
[128][_]
IVMA
(1)
[129][_]
DAGA
(1)
[130][_]
CDEA
(1)
[131][_]
NIO
(1)
[132][_]
azid
(1)
[133][_]
HPIS
(1)
[134][_]
wz 3
(1)
[135][_]
Gene Or Protein
(211/ 470)
[136][_]
Etre
(26)
[137][_]
CEG
(25)
[138][_]
STX
(21)
[139][_]
CLC
(17)
[140][_]
TYA
(12)
[141][_]
LVA
(11)
[142][_]
PHP
(10)
[143][_]
BPL
(10)
[144][_]
ROL
(10)
[145][_]
Cou
(9)
[146][_]
DPL
(9)
[147][_]
ROR
(8)
[148][_]
Cmp
(8)
[149][_]
DRA
(8)
[150][_]
RETI
(8)
[151][_]
Fic
(7)
[152][_]
Gnal
(7)
[153][_]
Cpy
(6)
[154][_]
Suc
(6)
[155][_]
FDC
(6)
[156][_]
SNE
(5)
[157][_]
CPX
(5)
[158][_]
Gne
(4)
[159][_]
Est A
(4)
[160][_]
Mul
(3)
[161][_]
PRAS
(3)
[162][_]
TRK
(3)
[163][_]
SLO
(3)
[164][_]
RD 2
(3)
[165][_]
DUF
(3)
[166][_]
Isp
(3)
[167][_]
TXS
(3)
[168][_]
SE 2
(3)
[169][_]
AD 3
(3)
[170][_]
Tre
(2)
[171][_]
AS-A
(2)
[172][_]
Tir
(2)
[173][_]
FOI
(2)
[174][_]
UND
(2)
[175][_]
DTOR
(2)
[176][_]
Cla
(2)
[177][_]
DACK
(2)
[178][_]
RD 3
(2)
[179][_]
EID
(2)
[180][_]
Syi
(2)
[181][_]
Rlb
(2)
[182][_]
AC 4
(2)
[183][_]
PE 4
(2)
[184][_]
Ffr
(2)
[185][_]
FSP
(2)
[186][_]
SDC
(2)
[187][_]
FAF
(2)
[188][_]
SCRL
(2)
[189][_]
Itip
(2)
[190][_]
FECC
(2)
[191][_]
DANS
(1)
[192][_]
Cer
(1)
[193][_]
Bbr
(1)
[194][_]
Lapa
(1)
[195][_]
Sepa
(1)
[196][_]
Est E
(1)
[197][_]
Vante
(1)
[198][_]
AKT
(1)
[199][_]
RAS 1
(1)
[200][_]
AK 1
(1)
[201][_]
Rela
(1)
[202][_]
Apen
(1)
[203][_]
Tif
(1)
[204][_]
Ciii
(1)
[205][_]
EG-1
(1)
[206][_]
Or-A
(1)
[207][_]
FD-4
(1)
[208][_]
DPON
(1)
[209][_]
AO 1
(1)
[210][_]
Bril
(1)
[211][_]
TRX
(1)
[212][_]
KCP
(1)
[213][_]
RECAL
(1)
[214][_]
TRACA
(1)
[215][_]
Amx
(1)
[216][_]
ISK
(1)
[217][_]
Ts 1
(1)
[218][_]
CKI
(1)
[219][_]
SHIF
(1)
[220][_]
Fif
(1)
[221][_]
Cilp
(1)
[222][_]
AVR
(1)
[223][_]
Ir2
(1)
[224][_]
RPL
(1)
[225][_]
UPL
(1)
[226][_]
WRI
(1)
[227][_]
Rrr
(1)
[228][_]
Lis 1
(1)
[229][_]
CACC
(1)
[230][_]
Etl
(1)
[231][_]
DRK
(1)
[232][_]
Ilil
(1)
[233][_]
TRV
(1)
[234][_]
DECR
(1)
[235][_]
Ir-1
(1)
[236][_]
APK
(1)
[237][_]
FIAF
(1)
[238][_]
RD 1
(1)
[239][_]
FLI
(1)
[240][_]
SNK
(1)
[241][_]
IDNK
(1)
[242][_]
DFR
(1)
[243][_]
EAC
(1)
[244][_]
SK 1
(1)
[245][_]
STCK
(1)
[246][_]
DIAC
(1)
[247][_]
REG 1
(1)
[248][_]
RHI
(1)
[249][_]
CLD
(1)
[250][_]
ACI
(1)
[251][_]
SERR
(1)
[252][_]
Fabl
(1)
[253][_]
Crbs
(1)
[254][_]
Slx
(1)
[255][_]
Lact
(1)
[256][_]
STRI
(1)
[257][_]
PAMO
(1)
[258][_]
PRNT
(1)
[259][_]
BNK
(1)
[260][_]
INC-1
(1)
[261][_]
Ciz
(1)
[262][_]
AtuA
(1)
[263][_]
CAGA
(1)
[264][_]
FSI
(1)
[265][_]
Oor
(1)
[266][_]
Lgt
(1)
[267][_]
AO-3
(1)
[268][_]
AZR
(1)
[269][_]
CCNT
(1)
[270][_]
PE 3
(1)
[271][_]
SEF
(1)
[272][_]
SEP-1
(1)
[273][_]
VMP
(1)
[274][_]
AIPC
(1)
[275][_]
CRA
(1)
[276][_]
OVC
(1)
[277][_]
OAZ
(1)
[278][_]
Omi
(1)
[279][_]
Omp
(1)
[280][_]
FADA
(1)
[281][_]
ADH
(1)
[282][_]
PAE
(1)
[283][_]
BE 1
(1)
[284][_]
Kip 2
(1)
[285][_]
OVT
(1)
[286][_]
Rli
(1)
[287][_]
ESET
(1)
[288][_]
Cbl
(1)
[289][_]
FCP-A
(1)
[290][_]
SCAL
(1)
[291][_]
MORC
(1)
[292][_]
CCO
(1)
[293][_]
DDO
(1)
[294][_]
FCU
(1)
[295][_]
PLST
(1)
[296][_]
RIS
(1)
[297][_]
Ctip
(1)
[298][_]
PD-1
(1)
[299][_]
Fre
(1)
[300][_]
FMA
(1)
[301][_]
Irr
(1)
[302][_]
MIDAS
(1)
[303][_]
Dror
(1)
[304][_]
Cof-2
(1)
[305][_]
ANCH
(1)
[306][_]
ARRA
(1)
[307][_]
FEL
(1)
[308][_]
RTH
(1)
[309][_]
TDN
(1)
[310][_]
Elic
(1)
[311][_]
SEU
(1)
[312][_]
Dgo
(1)
[313][_]
Fgr
(1)
[314][_]
Rfr
(1)
[315][_]
Dfra
(1)
[316][_]
UIF
(1)
[317][_]
Dro
(1)
[318][_]
E(Y)4
(1)
[319][_]
FPF
(1)
[320][_]
Irip
(1)
[321][_]
ZHD
(1)
[322][_]
AOD
(1)
[323][_]
Tud
(1)
[324][_]
AvaA
(1)
[325][_]
Gaa
(1)
[326][_]
ACVA
(1)
[327][_]
Aaad
(1)
[328][_]
HSD
(1)
[329][_]
NOI
(1)
[330][_]
VI 3
(1)
[331][_]
Hmd
(1)
[332][_]
Htid
(1)
[333][_]
Dsl
(1)
[334][_]
Ved
(1)
[335][_]
Zta
(1)
[336][_]
Vls
(1)
[337][_]
Livm
(1)
[338][_]
INI
(1)
[339][_]
CYDA
(1)
[340][_]
CCDA
(1)
[341][_]
Cey
(1)
[342][_]
WMD
(1)
[343][_]
Sve
(1)
[344][_]
Aidd
(1)
[345][_]
Dddd
(1)
[346][_]
LXN
(1)
[347][_]
Physical
(145/ 270)
[348][_]
1 %
(10)
[349][_]
14 m
(9)
[350][_]
4 l
(9)
[351][_]
54 L
(8)
[352][_]
2 l
(7)
[353][_]
-3 l
(7)
[354][_]
3 d
(7)
[355][_]
de 1 M
(6)
[356][_]
7 M
(6)
[357][_]
3 M
(6)
[358][_]
3,5 M
(5)
[359][_]
7 L
(5)
[360][_]
6 d
(5)
[361][_]
de 14 M
(4)
[362][_]
1 l
(4)
[363][_]
1 N
(4)
[364][_]
5 m
(3)
[365][_]
1 M
(3)
[366][_]
6 L
(3)
[367][_]
1 J
(3)
[368][_]
3%
(3)
[369][_]
9 l
(3)
[370][_]
4 d
(3)
[371][_]
9 d
(3)
[372][_]
1 d
(3)
[373][_]
16 bits/M
(2)
[374][_]
de 16 bits
(2)
[375][_]
64 K
(2)
[376][_]
16 K
(2)
[377][_]
128 K
(2)
[378][_]
32 K
(2)
[379][_]
de 3,5 M
(2)
[380][_]
de 2 M
(2)
[381][_]
de 7 M
(2)
[382][_]
9 J
(2)
[383][_]
3 J
(2)
[384][_]
13 L
(2)
[385][_]
RT
(2)
[386][_]
7 J
(2)
[387][_]
3 s
(2)
[388][_]
39 J
(2)
[389][_]
4 J
(2)
[390][_]
699 J
(2)
[391][_]
9 %
(2)
[392][_]
84 M
(2)
[393][_]
4 s
(2)
[394][_]
de 16 bits/M
(1)
[395][_]
de 128 K
(1)
[396][_]
96 K
(1)
[397][_]
de 14 bits
(1)
[398][_]
154 s
(1)
[399][_]
3,57945 M
(1)
[400][_]
de 8 bits/ M
(1)
[401][_]
de 0,5 ms
(1)
[402][_]
de 7 bits/M
(1)
[403][_]
6 Ci
(1)
[404][_]
5 K
(1)
[405][_]
13 N
(1)
[406][_]
9 cl
(1)
[407][_]
316 W
(1)
[408][_]
15 K
(1)
[409][_]
18 L
(1)
[410][_]
BMI 3
(1)
[411][_]
6 m
(1)
[412][_]
66 L
(1)
[413][_]
2 h
(1)
[414][_]
1 Ci
(1)
[415][_]
9 M
(1)
[416][_]
-31,1 J
(1)
[417][_]
9 Ci
(1)
[418][_]
9 N
(1)
[419][_]
13 cc
(1)
[420][_]
67 %
(1)
[421][_]
5 W
(1)
[422][_]
4 M
(1)
[423][_]
461 M
(1)
[424][_]
223 W
(1)
[425][_]
258 W
(1)
[426][_]
53 s
(1)
[427][_]
54 %
(1)
[428][_]
54 s
(1)
[429][_]
6 %
(1)
[430][_]
86 J
(1)
[431][_]
217 %
(1)
[432][_]
337 M
(1)
[433][_]
14 g
(1)
[434][_]
46 L
(1)
[435][_]
311 K
(1)
[436][_]
1 V
(1)
[437][_]
80 L
(1)
[438][_]
61 d
(1)
[439][_]
894 d
(1)
[440][_]
31 cd
(1)
[441][_]
19 d
(1)
[442][_]
981 d
(1)
[443][_]
30 N
(1)
[444][_]
844 d
(1)
[445][_]
689 d
(1)
[446][_]
Rt 9 d
(1)
[447][_]
310 d
(1)
[448][_]
52 gr
(1)
[449][_]
1 lb
(1)
[450][_]
58 sec
(1)
[451][_]
62 sec
(1)
[452][_]
98 sec
(1)
[453][_]
112 sec
(1)
[454][_]
54 M
(1)
[455][_]
49 K
(1)
[456][_]
0 m
(1)
[457][_]
9 s
(1)
[458][_]
44 L
(1)
[459][_]
20 s
(1)
[460][_]
13 M
(1)
[461][_]
59 l
(1)
[462][_]
3454 L
(1)
[463][_]
61 s
(1)
[464][_]
72 gr
(1)
[465][_]
13 V
(1)
[466][_]
7 g
(1)
[467][_]
247 V
(1)
[468][_]
280 d
(1)
[469][_]
6312 d
(1)
[470][_]
103 d
(1)
[471][_]
98 J
(1)
[472][_]
93 d
(1)
[473][_]
1321 d
(1)
[474][_]
216 d
(1)
[475][_]
140180 d
(1)
[476][_]
96 d
(1)
[477][_]
5300 W
(1)
[478][_]
13 J
(1)
[479][_]
35 N
(1)
[480][_]
181 d
(1)
[481][_]
66 d
(1)
[482][_]
910 J
(1)
[483][_]
6300 W
(1)
[484][_]
1 s
(1)
[485][_]
106 d
(1)
[486][_]
1 cm
(1)
[487][_]
8 J
(1)
[488][_]
318 M
(1)
[489][_]
1.3 d
(1)
[490][_]
3 cd
(1)
[491][_]
31 d
(1)
[492][_]
13 d
(1)
[493][_]
Organism
(18/ 23)
[494][_]
APPLE
(4)
[495][_]
COCA
(2)
[496][_]
HIV
(2)
[497][_]
O FILA
(1)
[498][_]
SERV
(1)
[499][_]
PHEV
(1)
[500][_]
ITON
(1)
[501][_]
Asca
(1)
[502][_]
j FIR
(1)
[503][_]
ISAV
(1)
[504][_]
DEro
(1)
[505][_]
moca
(1)
[506][_]
acca
(1)
[507][_]
HCV
(1)
[508][_]
S scad
(1)
[509][_]
DIRA
(1)
[510][_]
allas
(1)
[511][_]
lice
(1)
[512][_]
Company Reg No.
(15/ 15)
[513][_]
tc 089 t
(1)
[514][_]
Ta 0000 L
(1)
[515][_]
El 231
(1)
[516][_]
El 259
(1)
[517][_]
El 266
(1)
[518][_]
el 309
(1)
[519][_]
bi 2520897 F
(1)
[520][_]
CE 261 B
(1)
[521][_]
SC 051
(1)
[522][_]
Gv 699
(1)
[523][_]
SC 032
(1)
[524][_]
CL 09 T
(1)
[525][_]
dg 1110
(1)
[526][_]
MON 696 A
(1)
[527][_]
su 900 A
(1)
[528][_]
Disease
(5/ 10)
[529][_]
ADD
(6)
[530][_]
Lues
(1)
[531][_]
Tic
(1)
[532][_]
CROUP
(1)
[533][_]
Coad
(1)
[534][_]
Generic
(2/ 4)
[535][_]
salt
(3)
[536][_]
acid
(1)
[537][_]
Polymer
(1/ 1)
[538][_]
PA 8
(1)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2520897A1
Family ID 30149092
Probable Assignee Molex Corp
Publication Year 1983
Title
_________________________________________________________________
FR Title MICROCALCULATEUR COMPORTANT DES POSSIBILITES D'AFFICHAGE
VIDEO
Abstract
_________________________________________________________________
ENSEMBLE DE MICROCALCULATEUR AVEC POSSIBILITES D'AFFICHAGE VIDEO.
LA PERFORMANCE DE L'UNITE CENTRALE 65 EST AMELIOREE EN PERMETTANT LE
STOCKAGE DE DONNEES DE PAGE ZERO DANS TOUTE LA MEMOIRE 59, 60. LE
MONTAGE QUI ASSURE CETTE POSSIBILITE FOURNIT EN OUTRE UN POINTEUR
PERMETTANT UN ACCES DIRECT A LA MEMOIRE 59, 60 AMELIORE. GRACE A UN
MONTAGE ORIGINAL RESSEMBLANT A LA "COMMUTATION PAR BLOC" ON OBTIENT
UNE STRUCTURATION AMELIOREE DE LA MEMOIRE 59, 60. DES SIGNAUX
NUMERIQUES DE QUATRE BITS SONT CONVERTIS EN UN SIGNAL DE CHROMINANCE
DE COURANT ALTERNATIF ET EN UN SIGNAL DE LUMINANCE SEPARE POUR LES
MODES D'AFFICHAGE COMPRENNENT DES MODES A HAUTE DEFINITION, DONT L'UN
AFFICHE 80 CARACTERES PAR LIGNE.
LE MICROCALCULATEUR CONVIENT PARTICULIEREMENT BIEN POUR DES
APPLICATIONS A DE PETITS COMMERCES ET A L'USAGE DOMESTIQUE.
Description
_________________________________________________________________
2520 $ 97
La presente invention se rapporte au domaine des calculateurs
numeriques et concerne en particulier des microcalculateurs ou
micro-ordinateurs comportant des
possibilites d'affichage video.
Au cours de ces quelques dernieres annees, il s'est produit un
accroissement rapide dans l'utilisation de calculateurs numeriques a
la maison par des amateurs
de passe-temps divers, pour l'artisanat ou le petit com-
merce et pour des applications technologiques et scienti-
fic de routine Dans leur majeure partie, ces besoins
ont ete satisfaits par des microcalculateurs ou micro-
processeurs autonomes relativement peu couteux, munis de peripheriques
essentiels, y compris des unites de disques et des programmes de
calculateur relativement faciles a
gerer La conception de calculateurs destines a satis-
faire a ces besoins exige une ingeniosite considerable, etant donne
que chaque calculateur doit se preter a une large gamme d'applications
et en raison du fait que ce
marche est particulierement sensible au cout.
Un calculateur domestique ou pour petit commerce doit, par exemple,
fonctionner avec un certain nombre de langages de programmation
differents, y compris ceux qui exigent des memoires relativement
grandes, tels que le Pascal Le calculateur doit etre relie a un
affichage
balaye a trame standard et offrir une large gamme de pos-
sibilites d'affichage, tels que les affichages de carac-
teres alphanumeriques a forte densite necessaires pour le traitement
de mots en plus d'affichages graphiques a
haute definition.
La satisfaction de ces besoins de calculateurs spe-
cialises exige generalement l'utilisation d'un micropro-
cesseur relativement peu couteux et l'amelioration des
possibilites de ce processeur par des techniques de monta-
ge Cela abaisse le cout total du calculateur en redui-
sant par exemple, les besoins en energie, les structures de bus, etc
Une autre consideration importante reside en ce que les nouveaux
calculateurs doivent etre capables d'utiliser des programmes mis au
point pour des modeles anterieurs. Comme on le verra plus loin, le
microcalculateur decrit ici convient de maniere ideale aux
applications domestiques et de petit commerce Il offre une large
gamme de possibilites, y compris des possibilites d'af-
fichage d'avant-garde qu'on ne trouve pas dans les cal-
culateurs comparables de la technique anterieure.
Le calculateur de la technique anterieure le plus voisin connu du
Deposant est disponible dans le commerce sous la marque de fabrique
Apple- II Certaines parties de ce calculateur sont decrites dans le
brevet US n O
4 136 359.
Un calculateur numerique comprenant une unite
centrale de traitement (CPU) et une memoire a acces di-
rect (RAM) avec un bus d'adresses et un bus de donnees
d'interconnexion L'un des aspects de la presente in-
vention reside en ce qu'on a augmente les possibilites de l'unite
centrale en permettant le stockage de donnees de page de base ou page
zero dans toute la memoire Des
emplacements de pile de variante et une possibilite ame-
-lioree d'acces direct a la memoire sont egalement assures par le meme
montage Le moyen de detection est utilise pour detecter une zone
d'adresses predeterminee telle que la page, zero Ce moyen de detection
provoque le couplage
d'un registre special (registre "z") avec le bus d'adres-
ses Le contenu de ce registre "Z" fournit, par exemple, un pointeur au
cours de l'acces direct a la memoire ou des emplacements de pile de
variante pour enregistrer des
donnees normalement stockees sur la page une.
La memoire du calculateur suivant l'invention est
organisee d'une maniere inhabituelle pour assurer une com-
patibilite avec le bus de donnees a huit bits tout en as-
surant les debits binaires eleves ( 16 bits/M Hz) necessai-
res pour des affichages a haute definition Une premiere pluralite de
dispositifs de memoire sont connectes a un premier bus de sortie de
memoire; ces dispositifs de memoire sont egalement connectes au bus de
donnees La
memoire comprend encore une seconde pluralite de disposi-
tifs de memoire qui sont egalement connectes au bus de
donnees; toutefois, les sorties de ces seconds disposi-
tifs sont couplees avec un second bus de memoire de sor-
tie Des premiers moyens de commutation permettent aux
premier et second bus de memoire d'etre connectes a l'af-
fichage pour assurer des transferts a un debit binaire ele-
ve Des seconds moyens de commutation permettent a l'un ou l'autre des
bus de memoire d'etre connecte au bus de
donnees au cours de modes de non-affichage.
La capacite d'adressage de la memoire est conside-
rablement elargie, non seulement grace a une commutation par bloc mais
encore grace a une restauration nouvelle, qui n'exige pas la commande
d'unite centrale associee a la commutation par bloc En effet, les bits
"inutilises" provenant de l'un des premier et second bus de memoire
sont utilises a des fins de restructuration Ce mode de fonctionnement
est particulierement efficace pour assurer
une inversion entre deux parties separees de la memoire.
Le sous-ensemble d'affichage du calculateur decrit
engendre un signal couleur video d'une maniere originale.
Un code de couleur de quatre bits deja utilise dans la
technique anterieure est egalement utilise avec le sous-
ensemble d'affichage decrit Toutefois, dans ce dernier,
ce code est utilise pour engendrer un signal de chrominan-
ce de courant alternatif et un signal de luminance de cou-
rant continu separe Cela permet des cou-
leur elargies par rapport aux affichages en couleur analo-
gues de la technique anterieure.
L'invention sera mieux comprise a la lecture de
la description detaillee qui suit et a l'examen des des-
sins joints qui en representent, a titre d'exemple non
limitatif, un mode de realisation.
252089 ?
Sur ces dessins la figure 1 est un schema symbolique representant les
organes et sous-ensembles principaux de l'ensemble de microcalculateur
suivant l'invention decrit ci-apres; les figures 2 et 3 representent
ensemble l'unite
centrale et l'architecture associee a celle-ci, en parti-
culier le bus d'adresses et le bus de donnees La figure 2 est un
schema de montage representant principalement le
bus d'adresses et les moyens logiques associes a ce bus.
La figure 3 est un schema de montage representant princi-.
paiement le bus de donnees et son interconnexion avec les
bus de memoire (bus A et bus B), une memoire morte "'d'ini-
tialisation" et des bornes d'entree/sortie; les figures 4, 5 et 6
representent le sous-ensemble
de memoire La figure 4 est un schema de montage repre-
sentant principalement les circuits de selection entre des
signaux d'adresse provenant du bus d'adresses et des si-
gnaux de compteur d'affichage La figure 5 est un schema de montage
representant principalement la generation de
divers signaux de selection pour les dispositifs de memoi-
re La figure 6 est un schema de montage representant
l'organisation de la memoire a acces direct et son inter-
connexion avec le bus de donnees et les bus de sortie de la memoire;
Les figures 7 et 8 representent le sous-systeme
d'affichage du calculateur suivant l'invention La fi-
gure 7 est un schema de montage representant les circuits
de generation des signaux numeriques utilises pour l'af-
fichage video La figure 8 est un schema de montage des circuits
utilises pour convertir les signaux numeriques en signaux video
analogiques, et la figure 9 est un graphique de plusieurs formes
d'onde utilise pour decrire un montage de la technique an-
terieure et le montage de la figure 8.
Un ensemble de microcalculateur capable de comman-
der un affichage video balaye a trame est decrit ci-apres.
252 E 89 ?
Dans la description qui va suivre, de nombreux details
specifiques, tels que des numeros d'article particuliers,
des frequences d'horloge, etc, sont indiques pour per-
mettre une comprehension totale de l'invention Toute-
fois, il est clair pour un specialiste de cette techni- que que les
concepts inventifs decrits ici peuvent etre mis en pratique sans ces
details specifiques Dans d'autres cas, des circuits bien connus ont
ete realises sous forme de schema symbolique afin de ne pas noyer la
description de l'invention dans des details inutiles.
On va tout d'abord se referer a la figure 1, sur laquelle on peut voir
que le calculateur decrit comprend
essentiellement une unite centrale 65, son bus de don-
nees associe 42, un bus d'adresses 46, un sous-ensemble
de memoire et un sous-ensemble d'affichage 58.
Le bus d'adresses 46 partant de l'unite centrale
est couple avec le sous-ensemble de memoire pour permet-
tre la selection d'emplacements dans la memoire Cer-
tains des signaux d'adresse traversent un multiplexeur 47.
Pour certains modes de fonctionnement, des signaux prove-
nant d'un registre 52 sont appliques par l'intermediaire
du multiplexeur 47, au bus 46 Le registre 52 est egale-
ment designe sous le nom de registre I"Z"l et est couple
avec le multiplexeur 47 par le bus "IZ"I La description
generale du multiplexeur 47 et de sa commande par le cir-
cuit logique 41 est donnee plus loin de facon detaillee en reference a
la figure 2 D'une maniere generale, le
montage represente a gauche de la ligne en trait interrom-
pu 53 est inclus dans la figure 2, tandis que l'unite centrale 65, la
memoire 50, le bus de donnees 42 et le multiplexeur 43 sont
representes de facon detaillee sur
la figure 3.
Le bus d'adresses Ni est couple avec la memoire morte 50 La sortie de
cette memoire est couplee avec le bus de donnees 42 du calculateur La
memoire morte (ROM), comme decrit plus loin, stocke des
sous-programmes de
252089 ?
test, et autres donnees de nature generale "linitiale"t en
vue de l'initialisation de l'ensemble.
Le bus de donnees 42 transmet des donnees a la
memoire a acces direct (RAIM) 60 ainsi que vers des bbr-
nes d'entree-sortie et a partir de telles bornes Ce bus applique
egalement des donnees au registre Z, 52 et
a d'autres registres couramment utilises, non representes.
Le bus de donnees 42 recoit des donnees de la memoire RAM 60 par
l'intermediaire du bus A et du bus B,, dont la selection est assuree
par le multiplexeur 43 Le bus de peripheriques N 2 est utilise, comme
represente clairement
sur la figure 3, pour un couplage avec des peripheriques.
Le sous-ensemble de memoire est represente de fa-
con detaillee sur les figures 4, 5 et 6 Le moyen de com-
mande d'adresse, qui recoit des adresses sur le bus 46, effectue la
selection finale d'emplacements de memoire
dans la memoire RAM 60 Lapa -
dressage a des fins d'affichage, le defilement et autres operations de
structuration de la memoire sont commandes par le moyen de commande
d'adresse _ 59,, comme decrit plus loin de facon plus detaillee en
reference aux figures 4
et '5 La memoire RAM 60 est representee de facon detail-
lee sur la figure 6 Le compteur 58, qui est synchroni-
se avec les signaux d'affichage horizontaux et verticaux,
transmet des signaux a la fois au moyen de commande d'a-
dresse 59 et au sous-ensemble d'affichage 48 -
Le sous-ensemble d'affichage recoit des donneees
de la memoire RAM 60 sur le bus A et sur le bus B et con-
vertit ces signaux numeriques en signaux video, qui com-
mandent un affichage balaye a trame standard Un signal
couleur NTSC standard est engendre sur le conducteur 197.
et un signal video noir et blanc est engendre sur le con-
ducteur 198 Les signaux utilises pour engendrer ces si-
gnaux video peuvent egalement etre utilises pour engendrer
des signaux video de rouge, de vert et de bleu (RGB) sepa-
res Le sous-ensemble d'affichage 48 recoit de nombreux
252089 ?
signaux de temporisation, y compris le signal de reference
couleur standard represente comme etant a 3,5 M Hz (C 3 5 m).
Ce sous-ensemble est decrit de facon detaillee sur les fi-
gures 7 et 8.
On va maintenant decrire l'architecture du calcu- lateur Dans le mode
de realisation actuellement prefere, l'unite centrale 65
(microprocesseur) utilisee avec le
calculateur decrit est un organe disponible dans le com-
merce, le 6502 A Ce processeur a huit bits (bus de donnees a huit
bits), qui comporte un bus d'adresses a seize bits, est represente sur
la figure 3 avec ses interconnexions avec le reste du calculateur Le
numero de broche associe a chaque interconnexion est indique pres du
conducteur correspondant Dans de nombreux cas, la nomenclature
associee au 6502 A (unite centrale 65) est utilisee dans
la presente description Par exemple, la broche 6 recoit
le signal d'interruption non masquable (-TNM) et la broche 4 est
couplee de maniere a recevoir le signal de demande d'interruption
(IRQ) Certains des signaux utilises avec
l'unite centrale 65, qui sont bien connus dans cette tech-
nique et qui ne sont pas necessaires a la comprehension de
l'invention, ne sont pas decrits de facon detaillee ici; il en est
ainsi, par exemple, des divers signaux de synchronisation et des
divers signaux d'horloge Les signaux d'adresse provenant de l'unite
centrale 65 sont identifies par A 0-A 7 et A 8-A 15 Les signaux de
donnees
associes a l'unite centrale 65 sont indiques par D -D 7.
Comme il apparaitra clairement au specialiste de cette technique, les
concepts inventifs decrits ici peuvent
etre utilises avec d'autres microprocesseurs.
On va maintenant se referer aux figures 2 et 3, o
l'on voit clairement l'architecture generale, en particu-
lier l'architecture associee a l'unite centrale 65 Les signaux
d'adresse AO-A 7 sont couples avec un tampon 103 par le bus represente
principalement sur la figure 2 Ces signaux d'adresse sont egalement
couples avec la memoire
252689 ?
ROM 50 Les signaux AO-A 7, apres avoir traverse le tampon 103, sont
appliques au sous-ensemble de memoire Les signaux d'adresse A 8-A 15
(bits d'adresse de plus fort poids) sont appliques, par
l'intermediaire de conducteurs representes sur la figure 2, aux
multiplexeurs 47 a et
47 b Le contenu du registre Z, 52 de la figure 1 est e-
galement transmis aux multiplexeurs 47 a et 47 b par l'in-
termediaire du bus Z (Z 1-z 7) Les multiplexeurs 47 a et
47 b permettent la selection, soit des signaux AS-A 15 pro-
venant de l'unite centrale 65, soit du contenu du registre Z (Z 1-Z T)
pour adresser la memoire RAM 60 Les sorties
de ces multiplexeurs sont designees par A 8-A 15; cette de-
signation est utilisee meme lorsque c'est le bus Z qui est choisi par
la selection On remarquera que, dans le cas du signal Z 0, ce signal
est applique au multiplexeur 47 a par l'intermediaire de la porte OU
EXCLUSIF 90 pour des raisons qui seront expliquees plus loin Les
signaux d'adresse A-A 1 sont egalement transmis a la memoire
ROM 50 et, par consequent, les signaux Ao-A 11 sont utili-
ses pour adresser la memoire ROM 50 Les signaux As-A 15 sont appliques
au circuit logique represente dans l'angle inferieur de gauche de la
figure 2; ce circuit logique
correspond au circuit logique 41 de la figure 1.
Les signaux de donnees d'entree et de sortie de l'unite centrale 65
sont couples par un bus directionnel avec le tampon bidirectionnel 99
(figure 3) Ce tampon est selectivement mis hors d'action par la porte
100 pour permettre a la sortie de la memoire ROM 50 d'etre mise en
communication avec l'unite centrale 65 et pendant d'au-
tres p 6 riodes qui sortent du cadre du present expose.
Le sens de circulation des donnees a travers le
tampon 99 est commande par un signal lecture/ecriture ap-
plique a ce tampon par l'intermediaire de la porte d'in-
version 101 (ce type de porte sera dit ci-apres simplement
"inverseur") Les donnees provenant de l'unite centrale sont
transmises, par l'intermediaire du tampon 99 et
du bus 42, a la memoire RAM 60 ou a des bornes d'entree-
sortie Les donnees provenant de la memoire RAM 60 sont communiquees a
l'unite centrale 65 ou au bus N 2 a partir
du bus A et du bus B par l'intermediaire du tampon 99.
Quatre des conducteurs du bus A et quatre des conduc-
teurs du bus B sont couples avec le multiplexeur 43 a.
D'une maniere analogue, les quatre autres conducteurs du bus A et les
quatre autres conducteurs du bus B sont couples avec le multiplexeur
43 b Les multiplexeurs 43 a et 43 b choisissent, soit les huit
conducteurs du bus A, soit les huit conducteurs du bus B, et
communiquent les donnees, par l'intermediaire de ces bus, au tampon 99
et au bus 42 Ces multiplexeurs sont selectivement mis hors d'action
(par exemple pendant l'ecriture) par la porte 102 Comme decrit plus
loin, les seize conducteurs des bus A et B permettent la lecture de
seize bits a la fois dans la memoire RAM Cela assure un debit binaire
de 16 bits/M Hz qui est necessaire, par exemple, pour un affichage de
80 caracteres par-ligne Les donnees sont chargees dans la memoire RAM
60 a raison de huit bits a
la fois.
La memoire ROM 50, comme decrit precedemment, stocke des programmes de
test, des donnees necessaires a l'initialisation de divers registres,
des donnees de generation de caracteres (pour la memoire RAM 162 de la
figure 7) et d'autres donnees apparentees Des program-
mes specifiques utilises dans le mode de realisation ac-
tuellement prefere du calculateur sont indiques dans le tableau 1 La
memoire ROM 50 est choisie par des signaux de commande appliques a ses
broches 18 et 20 et designes sous le nom de "signal ROM salt" et
"signal T ROM salt" On peut utiliser comme memoire ROM 50 l'une
quelconque d'une
pluralite de memoires mortes disponibles dans le commerce.
Dans le mode de realisation actuellement prefere, on
utilise l'article no SY 2333 disponible dans le commerce.
On va maintenant examiner ce circuit logique (angle inferieur gauche
de la figure 2); comme on peut -le voir sur cette figure, la porte NON
ET 81 recoit le
signal d'adresse A 8 ainsi que le signal de pile de va-
riante designe par ALT-ST La sortie de cette porte alimente l'une des
entrees de la porte ET 87 Le signal
A 8 est egalement applique, par l'intermediaire de l'in-
verseur 82, a l'une des bornes d'entree de chacune des portes NON ET
85 et 86 Les signaux d'adresse A 9 et A 10
sont appliques aux bornes d'entree de la porte NON OU 83.
La sortie de cette porte est couplee avec l'une des bor-
nes d'entree de chacune des portes NON ET 85 et 86 et de
la porte ET 87 Les signaux d'adresse Al-A 15 sont appli-
ques aux bornes d'entree de la porte NON OU 84 Le si-
gnal A 1 est egalement applique a une borne d'entree de
la porte NON ET 85.
Les sorties des portes ET 87 et 86 (par 1 _ diaire de la porte NON OU
89) commandent 165 multiplexeurs 47 a et 47 b Lorsque la sortie de la
porte 89 est basse, le bus "Z" est choisi, sinon ce sont les signaux
d'adresse
provenant de l'unite centrale 65 qui sont choisis.
Le circuit logique decrit ci-dessus, conjointement avec le bus "Z" et
le registre "Z", assure une performance amelioree du calculateur En
premier lieu, ce circuit permet le stockage de donnees de page zero ou
page de base dans toute la memoire RAM 60 et non plus seulement
sur la page zero En second lieu, ce circuit permet d'a-
dresser des emplacements de pile de variante (autres que
la page une) Enfin, ce circuit etablit, par l'interme-
diaire du registre "Z", un pointeur de memoire RAM pour
l'acces direct a la memoire (DMA).
On supposera pour les besoins de l'expose que l'unite centrale 65 est
en train d'adresser la page zero de la memoire En d'autres termes,
dans cette hypothese, les bits d'adresse de plus fort poids A 8-A 15
sont tous des zeros Les zeros des bits A 9-A 15 sont detectes par les
portes 83 et 84 Si toutes les entrees de ces portes sont des zeros,
les sorties de ces portes sont hautes, etat
-qui est communique a la porte 87 Le bit A 8, qui est ega-
lement bas, assure un niveau haut a la sortie de la porte 81 Par
consequent, toutes les entrees de la porte 87 sont hautes, ce qui fait
tomber au niveau bas le signal de sortie de la porte 89 Lorsque cela
se produit, le bus "Z" est choisi Au lieu que tous les zeros binaires
provenant de l'unite centrale soient transmis a la memoire centrale
(memoire RAM 60), le contenu du registre "Z"
fait partie de l'adresse d'acces a la memoire En conse-
quence, meme si l'unite centrale 65 a choisi la page zero,
des donnees peuvent neanmoins etre -ecrites a un emplace-
ment quelconque ou a partir d'un emplacement quelconque de la memoire
RAM 60 (y compris la page zero) Cela ameliore la performance de
l'unite centrale etant donne que, par exemple, le temps necessaire au
decalage de donnees vers une unique page zero ou a partir de celle-ci
est reduit
au minimum.
Normalement, l'unite centrale 65 choisit la page
une pour les emplacements de pile Cela se produit lors-
que A 8 est haut et que Ag-A 15 sont bas On supposera tout d'abord que
les emplacements de pile de variante n'ont pas ete choisis Dans ces
conditions, les deux entrees de la porte 81 sont hautes et sa sortie
est basse L'entree basse de la porte 87 empeche la selection du bus
"Z" En consequence, dans ce cas, les signaux d'adresse A A
choisissent des emplacements de pile sur la page une.
On supposera ensuite que la page une a ete choi-
sie par l'unite centrale et que le signal ALT STK est bas, ce qui
indique que les emplacements de pile de variante doivent etre choisis
(Un drapeau est mis par l'unite centrale pour modifier le signal AI
STX) Etant donne que le signal ALT STK est bas et que A 8 est haut, un
niveau
haut appara It a la sortie de la porte 81 Toutes les en-
trees des portes 83 et 84 sont basses et, par consequent,
des niveaux hauts apparaissent aux sorties de ces deux por-
252089 ?
tes Les conditions d'ouverture de la porte 87 sont remplies, ce qui
provoque un niveau haut a la sortie de cette porte et un abaissement
du niveau de sortie de la porte 89 Le bus "Z" est, par suite, choisi
par les multiplexeurs 47 a et 47 b Cela permet a l'utilisation
du contenu du registre "Z" comme emplacements de varian-
te Des emplacements de page non-zero sont obtenus en inversant A 8 La
porte OU EXCLUSIF 90 se comporte comme un inverseur selectif Si A 8
est haut et Z O bas, alors
A 8 est bas a la sortie du multiplexeur 47 a On remar-
quera que, pendant la selection de la page zero, alors que A 8 est
bas, le signal Z O est directement transmis
par la porte 90 a la sortie du multiplexeur 47 a.
On voit donc que le circuit logique, conjointement avec le signal ALT
STK, permet la selection d'emplacements de pile de variante par
l'intermediaire du bus "Z" Cela ameliore encore la performance de
l'unite centrale qui,
autrement serait limitee a la page une pour les emplace-
*ments de pile.
Le montage logique de la figure 2 est egalement utilise, conjointement
avec le registre Z, pour etablir
un pointeur lors de l'acces direct a la memoire (DMA).
On va maintenant supposer qu'un acces direct a la memoire
du calculateur est demande par un appareil peripherique.
Pour declencher le mode DMA, l'unite centrale etablit
une adresse comprise entre F 800 et F 8 FF Par l'interme-
diaire d'un circuit logique non represente sur les figu-
res 2 et 3, le signal ROM salt est rendu bas pour les
adresses comprises entre F 000 et FFFF Ce signal est com-
munique a la porte 93 et provoque une elevation du niveau
de sortie de la porte 92 (Di-M est haut a ce moment).
Cette elevation de potentiel est communiquee a l'une des entrees de la
porte 85 En outre, la porte 85 detecte que
les bits d'adresse A 8, A 9 et A 10 sont bas Cette informa-
tion est transmise a la porte 85 par l'intermediaire de
l'inverseur 82 et de la porte NON-OU 83, sous forme de si-
252089 ? 7
gnaux hauts De plus, le fait que Ail est haut est direc-
tement communique a la porte 85 Par consequent, pour une adresse
comprise entre F 800 et F 8 FF, le signal TMA OK
subit une chute de potentiel Cela est detecte par l'ap-
pareil peripherique, qui provoque a son tour une chute du
signal DMA 1 et transmet un signal "pret" a l'unite cen-
trale 65 Une fois que ce "colloque" est termine, des donnees peuvent
commencer a etre transferees a la memoire RAM. Le signal DAM 1,
transmis par l'intermediaire de la porte 92 et de l'inverseur 93, rend
bas le signal
T ROM-S Ce signal, en plus d'etre communique a la me-
moire ROM 50, est applique au tampon 99 par l'intermediaire
de la porte 100, ce qui met ce tampon hors d'action (pen-
dant la lecture de la memoire ROM 50) En outre, le signal
"pret" provoque un arret brutal de l'unite centrale.
Point important, le signal DAM 1, apres avoir traverse l'inverseur 94
et les portes 88 et 89, assure la selection
du registre Z Le contenu du registre Z est fixe et four-
nit un pointeur indiquant une page de la memoire RAM.
Dans les conditions ci-dessus, l'unite centrale in-
cremente les huit bits inferieurs du signal d'adresse La memoire ROM
50 fournit les instructions d'incrementation
de l'adresse, a savoir SBC n O 1 et BEQ L'appareil peri-
pherique emet ou recoit les donnees en synchronisme avec le
fonctionnement de l'unite centrale Le peripherique
fournit egalement un signal lecture/ecriture pour preci-
ser l'operation a effectuer Des donnees sont alors de-
crites dans la memoire RAM par l'intermediaire du bus N 2
et du bus 42, ou lues dans la memoire RAM par l'interme-
diaire des bus A et B et du bus N 2.
Point important, dans le mode DMA decrit ci-dessus, des adresses
provenant de l'appareil peripherique ne sont pas necessaires et le
registre Z est utilise pour fournir
un pointeur indiquant une page de la memoire RAM 60.
On va maintenant decrire le sous-ensemble de memoi-
re.
252089 ?
Le sous-ensemble de memoire, indique sur la figure 1 sous la forme du
moyen de commande d'adresse 59 et de la memoire RAM 60, est represente
de facon detaillee sur les figures 4, 5 et 6, comme indique
precedemment Le moyen de commande de la memoire est represente sur les
figures 4 et 5, tandis que la figure 6 represente les dis-
positifs de memoire et leur organisation Le moyen de commande
d'adresse des figures 4 et 5 recoit les signaux d'adresse de l'unite
centrale 65(AO-A 15), les comptes des
compteurs vertical et horizontal (compteur 58 de la figu-
re 1), qui sont utilises au cours des modes d'affichage, des signaux
de commande de l'unite-centrale et d'autres signaux Essentiellement,
ce moyen de commande engendre les signaux d'adresse qui sont appliques
a la memoire RAM de la figure 6 et qui comprennent les signaux d
adresse
de colonne et les signaux d'adresse de rangee (ou de li-
gne), respectivement denommes ci-apres "siqnaux et
signaux RAS" D'autres fonctions associees sont egale-
ment representees sur les figures 4 et 5, telles que le
montage qui assure le defilement de l'affichage, l'adres-
sage indirect de la memoire RAM et la structuration du
sous-ensemble de memoire.
L'unite centrale 65 de la figure 3 produit une adresse de 16 bits
permettant d'adresser la memoire Dans
les circonstances ordinaires, cette adresse limite la ca-
pacite de la memoire a 64 K multiplets Cette capacite
de memoire est insuffisante dans de nombreuses applica-
tions, par exemple ldrsqu'on desire utiliser effectivement le langage
de programmation Pascal Comme decrit plus
loin de facon plus detaillee, le moyen de commande d'a-
dresse des figures 4 et 5 permet l'utilisation d'une m 6-
moire d'une capacite de 96 K multiplets ou de 128 K multi-
plets Une technique particuliere bien connue, qui est utilisee avec
l'invention pour augmenter cette capacite,
est la commutation par bloc; cette commutation s'effec-
tue sous la commande de l'unite centrale En outre, le moyen de
commande d'adresse utilise un mode d'adressage -indirect original qui,
tout en procurant les benefices
de la commutation par bloc, n'exige pas la commande u-
suelle par l'unite centrale Cela ameliore considerable-
ment le fonctionnement de l'unite centrale avec la me- moire de
capacite elargie (comme decrit plus loin) par rapport a la commutation
par bloc commandee par l'unite centrale. On va tout d'abord se referer
a la figure 6, sur
laquelle la configuration de la memoire RAM est represen-
tee pour une capacite de 96 K multiplets La memoire est organisee en
six rangees ou lignes, comprenant chacune huit dispositifs de memoire
16 K, telles que les rangees 111 et 112 Dans le mode de realisation
actuellement
prefere, on utilise des memoires RAM dynamiques MOS (ar-
ticle N O 4116) (Les designations de broches et de si-
gnaux se referent a ce dispositif de memoire particulier).
Toutefois, il est bien evident qu'on peut utiliser ega-
lement d'autres dispositifs de memoire.
Les donnees d'entree de ces dispositifs de memoire 106 sont appliquees
a partir du bus 42 Chaque conducteur du bus 42 est connecte a la borne
d'entree de donnees d'un
dispositif 106 particulier de chaque rangee L'intercon-
nexion de ce bus avec chacun des dispositifs de memoire
n'est pas representee sur la figure 6 afin de ne pas com-
pliquer excessivement le dessin Toute ois, a titre d'e-
xemple, on a indique que le conducteur 107 applique le bit de donnee D
7 a la borne d'entree de donnees de l'un
des dispositifs de memoire de chacune des six rangees.
Trois rangees de dispositifs 106 ont leurs bornes
de sortie couplees avec le bus A et les trois autres ran-
gees sont couplees d'une maniere analogue avec le bus R.
A titre d'exemple, on a indique que le conducteur 108 con-
necte trois bornes de sortie de dispositifs 106 au conduc-
teur DB 7 du bus B, tandis que le conducteur 109 connecte trois bornes
de sortie de dispositifs 106 au conducteur DA 7 du bus A.
Les dispositifs de memoire 106 decrits sont orga-
-nises chacun sous la forme d'une memoire 16 K x 1 En consequence,
chacun de ces dispositifs recoit une adresse de quatorze bits qui est
multiplexee temporellement en deux adresses de sept bits Ce
multiplexage s'effectue sous la commande des signaux CAS et RAS,comme
il est
bien connu Les conducteurs couplant les signaux d'a-
dresse avec les divers dispositifs de la figure 6 ne sont pas
representes Toutefois dans l'angle inferieur droit
de la figure 6, les divers signaux appliques a chaque dis-
positif (y compris les signaux d'adresse) sont indiques
conjointement avec les numeros de broche correspondants.
Un autre montage non represente est le montage de com-
mande de regeneration, qui fonctionne d'une maniere bien connue,
conjointement avec les signaux CAS et RAS et avec
les signaux d'adresse, pour regenerer les dispositifs dy-
namiques. Chaque rangee de dispositifs de memoire 106 recoit
une combinaison specifique exclusive de signaux M 3 et AI.
Par exemple, la rangee 111 recoit les signaux -CA 5, 7 et TM 4, 5;
d'une maniere analogue, la rangee 112 recoit
les signaux CAS O et RA 0, 3 La generation de ces si-
gnaux M et M est decrite en reference a la figure 5.
Ces signaux (conjointement avec les signaux d'adresse de quatorze
bits) permettent la selection d'un emplacement de huit bits
particulier dans la memoire a 96 K multiplets
(pour l'ecriture) et egalement la selection (pour la lec-
ture) d'emplacements de seize bits.
On peut developper la memoire de la figure 6 en une memoire a 128 K
multiplets en utilisant des dispositifs de memoire 32 K tels que
l'article N O 4132 Dans ce cas, on utilise quatre rangees de huit
dispositifs de memoire 32 K, chacune de ces rangees recevant deux
signaux CAS et RAS. Avant de passer en revue la figure 4, il est utile
de posseder une comprehension generale de l'organisation
252089 ?
de l'affichage L'affichage, au cours de certains modes, est organise
en 80 segments horizontaux et 24 segments verticaux pour un total de
1920 blocks Onze bits du
compteur 58 de la figure 1 sont utilises en tant que par-
tie des signaux d'adresse pour que la memoire puisse ac- ceder a des
donnees destinees a etre affichees au cours de ces modes Ces signaux
de compteur sont designes sur la figure 4 par H -H 5 et V -V 4 Au
cours d'autres modes
d'affichage, chaque segment horizontal est en outre subdi-
vise en huit segments (par exemple pour l'affichage de 80 caracteres
alphanumeriques par ligne) Cela exige trois
signaux de temporisation verticaux supplementaires desi-
gnes par VA, VB et VC sur les figures 4 et 7.
Dans la technique anterieure, on utilise souvent
deux compteurs separes pour produire les signaux de tem-
porisation et d'adresse necessaires pour acceder a une memoire lors de
l'affichage des donnees contenues dans celle-ci Le compte de l'un de
ces compteurs represente les lignes horizontales de l'ecran (compte
vertical) et
l'autre la position le long de chaque ligne (compte ho-
rizontal ou compte de points) Dans de nombreux affi-
chages de la technique anterieure, le bit de plusfort poids du
compteur de points est utilise pour incrementer
le compteur de lignes Les donnees de la memoire desti-
nees a l'affichage sont structurees avec une correlation biunivoque
avec les comptes de ces compteurs ' Dans un autre dispositif de la
technique anterieure (realise sous la forme du calculateur Apple-II
vendu par Apple Computer,
Inc), cette correlation biunivoque n'est pas utilisee.
Au lieu de cela, pour economiser des circuits, on utilise un unique
compteur et l'on prevoit une structuration plus dispersee dans la
memoire (A noter que lorsqu'on utilise un compte horizontal maximal de
80, ce nombre ne peut pas etre represente uniquement par des "uns"
dans un compteur numerique, de sorte que le compteur vertical ne peut
pas etre aisement incremente par le bit de plus fort poids du
252089;
compteur horizontal) Etant donne qu'une telle structura-
-tion plus dispersee fait partie de la technique ante-
rieure et n'est pas critique pour la comprehension de
l'invention, elle ne sera pas decrite ici de facon de-
taillee Toutefois, la maniere dont elle est realisee
sera discutee a propos de l'additionneur 114 de la fi-
gure 4 Pour les besoins de la discussion, les signaux provenant du
compteur 58 de la figure 1 sont designes
soit par V (signaux verticaux), soit par H (signaux ho-
rizontaux).
On va maintenant se referer a la figure 4, sur la-
quelle on peut voir que la selection, soit des signaux de compteur,
soit des signaux d'adresse provenant de l'unite centrale, est assuree
par les multiplexeurs 116, 117, 118 et 119 Chacun de ces multiplexeurs
disponibles dans le commerce (article N O 153) couple l'un de quatre
conducteurs d'entree avec un conducteur de sortie Les multiplexeurs
116, 117 et 118 comportent huit entrees et les sorties de
ces multiplexeurs engendrent les signetx 41 '-dsz&-
les memoires (ARO A AR 5) Le multiplexeur 119 comporte quatre entrees
sur ses broches 3, 4, 5, 6 et produit une
unique sortie sur la broche 7, le signal d'adresse 1 R 6.
(Les signaux appliques aux broches 11, 12 et 13 du multi-
plexeur 119 ne sont destines qu'a des fins de verrouillage).
Le signal MX est applique a la broche 14 de chacun
des multiplexeurs Le signal de ce conducteur et le si-
gnal applique a la broche 2 determinent laquelle des qua-
tre entrees est couplee avec chacune des sorties des mul-
tiplexeurs Le signal UX est un signal de temporisation de memoire RAM
destine a rythmer les sept premiers bits
et les sept derniers bits de l'adresse de 14 bits multi-
plexee appliquee a chacun des dispositifs de memoire 106.
L'autre signal de commande des multiplexeurs est etabli par
l'intermediaire de la porte ET 123 Les entrees de
cette porte sont le signal d'affichage (DSPLY), qui indi-
que que le calculateur est sur un mode d'affichage, et un signal
d'horloge, a savoir un signal de temporisation de 1 M Hz ( 1) La
sortie de la porte ET 123 determine la
selection, soit des signaux d'adresse provenant de l'u-
nite centrale, soit des signaux associes au compteur 58 de la figure
1. On supposera pour les besoins de la discussion que l'affichage n'a
pas ete choisi par la selection et
que, par consequent, la sortie de la porte 123 est basse.
Le signal Et assure alors la selection, pour la broche 7 du
multiplexeur 116, d'abord du signal d'adresse Ao puis du signal
d'adresse A 6 D'une maniere analogue, chacun des multiplexeurs choisit
un signal d'adresse (a l'exception de ceux qui sont associes aux
portes
OU EXCLUSIF 124 et 125, ce qui sera decrit plus loin).
Si le signal d'affichage est haut, et si une sortie de la porte 123
est presente, alors, par exemple, le signal Et provoque tout d'abord
l'application du signal H 1, puis du signal V 1, au conducteur
d'adresse ARRI D'une maniere analogue, des signaux correspondant aux
comptes vertical
et horizontal sont appliques aux autres conducteurs d'a-
dresse au cours de modes d'affichage.
L'additionneur 114 est un additionneur numerique
ordinaire, capable d'additionner deux courts mots numeri-
ques de quatre bits et de produire un signal-somme nume-
rique On utilise un additionneur disponible dans le commerce (article
N O 283) La borne de report a partir de l'exterieur (broche 7) est
mise a la masse et aucun rapport vers l'exterieur ne se produit etant
donne que l'une des entrees (broche 12) est egalement mise a la
masse L'additionneur additionne le signal numerique cor-
respondant a Hi, H 4 et H 5 avec le signal numerique cor-
respondant a V 3, V 4, V 3, V 4 Le signal-somme resultant
est transmis aux multiplexeurs 116, 117 et 118 comme re-
presente L'addition de ces signaux de compteur horizon-
taux et verticaux est utilisee pour assurer la structura-
tion plus dispersee precedemment mentionnee.
2520897 ?
L'additionneur 121 est identique a l'additionneur 114 et est monte de
maniere a additionner les trois bits de compteur verticaux de plus
faible poids provenant du
compteur 58 (figure 2) avec les signaux VAI, VB 1 et VCM.
La somme est choisie par le multiplexeur 120 au cours des modes
d'affichage a haute definition et egalement pendant le defilement,
comme decrit plus loin Ces signaux-somme sont appliques aux
multiplexeurs 117, 118 et 119 Au cours des modes d'affichage a faible
definition, le multiplexeur 120 applique des signaux de masse ou bien
le signal de page 2 (Mw) aux multiplexeurs 117, 118 et 119 (Le signal
PUE est utilise a des fins de structuration speciales qui
ne font pas partie de l'invention) Au cours des modes a -
haute definition pendant lesquels l'affichage ne defile pas, les
signaux VA 1, VB 2 et VB 3 sont au potentiel de la masse et, par
consequent, aucune ad 4 ition ne se produit dans l'additionneur 121 et
les signaux VA, VB et VC sont
directement transmis aux multiplexeurs 117, 118 et 119.
Les signaux d'adresse A 10, A,, et A 13 provenant de l'unite centrale
sont appliques aux multiplexeurs 117, 118 et 119, respectivement, par
l'intermediaire de portes OU EXCLUSIF 124, 125 et 126, respectivement
Les autres bornes d'entree des portes 124 et 125 recoivent le signal
C 3, tandis que l'autre borne d'entree de la porte 126 re-
coit le signal C 1 (La generation des signaux C 1 et C 3 est
representee sur la figure 5) Les portes 124, 125
et 126 assurent une compensation de structuration a l'in-
terieur de la memoire Tels que le calculateur et la me-
moire sont actuellement realises, la sequence suivant la-
quelle les diverses parties de l'affichage sont engendrees n'est pas
la meme que la sequence suivant laquelle les
donnees sont extraites de la memoire en vue de l'affichage.
Ces portes fournissent des adresses de compensation et, en
fait, provoquent une restructuration de facon que la se-
quence convenable soit maintenue lors de la lecture de don-
nees dans la memoire en vue de l'affichage Ces portes sont 252 o 897;
representees afin de donner une description complete du
mode de realisation actuellement prefere, mais elles ne
sont pas critiques pour ce qui concerne l'invention.
En fonctionnement, le montage de la figure 4, com-
me decrit precedemment, assure la selection des signaux d'adresse qui
sont appliques a chacun des dispositifs de
memoire, soit a partir de l'unite centrale, soit a par-
tir du compteur, si le mode d'affichage est choisi Il est a noter que
tous les bits d'adresse provenant de l'unite centrale ne sont pas
appliques aux multiplexeurs 116 a 119 Certains de ces bits d'adresse,
comme decrit plus loin en reference a la Figure-5, sont utilises pour
creer les divers signaux CAS et MU et assurer ainsi la selection de
differentes rangees dans la memoire de la
figure 6.
L'operation de defilement qui est utilisee est quelque peu
inhabituelle en ce sens que chaque ligne de l'affichage est deplacee
vers le haut separement (ligne
par ligne) une unique ligne de donnees de la memoire e-
tant deplacee pour chaque image Cette technique assure un defilement
uniforme esthetiquement plaisant On peut obtenir un defilement de
l'ecran a raison diune ligne par image en amenant toutes les donnees
contenues dans
la memoire a une nouvelle position pour chaque image Tou-
tefois, cela demanderait beaucoup de temps et serait peu
pratique Avec la technique decrite, une huitieme seule-
ment des donnees contenues dans la memoire sont deplacees
pour chaque nouvelle image.
Pour revenir a l'additionneur 121, comme decrit precedemment, les
signaux VA, VB et Vc sont les trois bits de compteur verticaux de plus
faible poids provenant du
compteur 58 Ces bits ou comptes representent, par exem-
ple, les huit lignes horizontales de chaque caractere.
Dans l'additionneur 121, le signal numerique de trois bits VA 1, VB 1
et VCI est ajoute au compte du compteur 58 Ce signal de trois bits est
constant pendant chaque image; en
revanche, il est incremente pour chaque nouvelle image.
Au cours d'une premiere image, 000 est ajoute au compte vertical Au
cours d'une seconde image, 001 est ajoute; au cours d'une troisieme
image, 010 est ajoute, et ainsi de suite En ajoutant ce signal
numerique au compte provenant du compteur 58, les adresses d'acces a
la memoire sont modifiees dans le sens vertical Au cours de la
premiere image, pendant laquelle 000 est ajoute,
l'affichage n'est pas affecte Au cours de l'image sui-
vante, pendant laquelle 001 est ajoute au compte vertical,
au lieu que la premiere ligne d'un caractere soit tout d'a-
bord affichee, la seconde ligne de chaque caractere est affichee au
sommet de chaque espace de caractere et chaque ligne suivante du
caractere est de meme remontee d'une ligne Si les donnees contenues
dans*a 4 moire n'etaient pas deplacees, la premiere ligne du caractere
apparaitrait
a la base de chaque caractere On remarquera que, lors-
que 001 est ajoute a 111 provenant du compteur, le resul-
tat est 000 En consequence, la premiere ligne des carac teres serait
donc adressee lors du balayage par le faisceau de la huitieme ligne
des caracteres Pour empecher cela,
les donnees correspondant a la premiere ligne de chaque ca-
ractere sont deplacees dans la memoire pour cette -image.
La premiere ligne d'un caractere donne est deplacee vers
le haut et devient la ligne de base du caractere situe im-
mediatement au-dessus Lorsqu'on ajoute 010, le processus
se repete Par exemple, la troisieme ligne de chaque ca-
ractere est tout d'abord affichee dans chaque espace de
caractere et la seconde ligne de chaque caractere est re-
montee pour devenir la ligne de base du caractere situe
immediatement au-dessus Ce processus se repete pour fai-
re defiler les donnees Le mouvement des donnees dans la memoire est
commande par l'unite centrale d'une maniere
bien connue.
Ainsi, grace a l'utilisation de l'additionneur 121, on obtient un
defilement uniforme et continu sans deplacer toutes les donnees dans
la memoire pour chaque image Au
lieu de cela, un huitieme seulement des donnees sont de-
placees pour chaque image.
On va maintenant se referer a la figure 5, sur laquelle est represente
le montage utilise pour assurer l'adressage a partir de l'unite
centrale En general, les signaux CAS sont engendres par les memoires
ROM 127 et 128 Les signaux RAS sont engendres par la memoire ROM 132
Le multiplexeur 130 permet la selection, soit
des signaux de commutation par bloc, soit du mode d'a-
dressage indirect original lorsque la "commutation par
bloc" se produit sans ordres directs de l'unite centrale.
La memoire ROM CAS 127 recoit comme adresse les signaux suivants:
PRAS, $ 3, PRAS 1,2, WY, DHIRES, R/W, A 11, A 13, 14 et A 15.
Les signaux PRAS$, 3 et PRAS 1, 2 representent les signaux RAS
utilises Ces signaux sont hauts lorsque les signaux
RAS correspondants sont actifs.
Comme decrit precedemment, le signal AY est haut pour les modes
d'affichage et le signal DHIRES est haut pour des modes d'affichage a
haute definition La memoire ROM CAS 128 recoit comme signaux d'adresse
les signaux ABK 1, ABK 2 et ABK 3 et egalement les signaux DHIRES, AY,
IND,
*A 11, A 13, A 14 et A 15.
Les memoires ROM 127 et 128 sont programmees de maniere a verifier les
equations suivantes: ( 1)
PCASO = (PRASO, 3 (DHIRES AY + AY (A 15 A-3 A
lAi R W +WT 5 A 14 AIS R/WN + A 15 Al A 13 + A 15.
A 14 A 13 A 11)))
( 2) PCASA= (DHIRES Y + AY (ABKI * ' lT MM + ABKI 1 ABK 2 * ABK 3) (lT
5 A 14) + AY * IND ' A K
' I 1 ' (A14 ' A 13 + A 14 ' A 13))
( 3)
PCA 53 = PRASO, 3 * (DHIRES * + AY ( 7 'W I A
All + A 15 ' A 14 13 *' IT + A 15 ' A 14 '1))) ( 4) PCA 54, = (AY'T' '
' X ' (ABK 1 *' + ABK 1 i) ABK 2) * (A 14 ' A 13 +A 14 'AT) + AY ' IND
' * (y l - AKT A 15 + 7 M 2 ABK 1 + ABK 2 ' 1 '1-a') 1 T 4 + AY ' MN
ABK 1 ' ABK 2 ' 7 (l-T 5 '* 4 ' A 13 + A 15
* I; '* XT) + AY ' IND ABK 3 ABK 2 '(T ' ABK 1 + A 15
WW') ' (RZ ' 3 + A 14 ' I U))
( 5)
PCA 55, 7, = (AY ' * ' ' (ABK 1 ' AB + K '
ARK) ' (T 5 ' A 14 A 13 +A 15 '*i A 5) + AY ' IND
A* (A AA * A 15 BK + ABK 2 * +T
11-5) ' A 14 + AY' MM ABK 1 ABK 2 * 3 (l'i -
A 14) + AY ' IND ' * O ABK 2 ( i ABK 1 + A 15.
W) ' ( 7 'T A 13 + A 14 ' A 13))
En fait, ces memoires ROM sont programmees de maniere a permettre la
selection de rangees predeterminees dans la memoire, sur la base des
signaux d'adresse A 10, A 13, A 14 et A 15 (en negligeant pour le
moment la contribution des signaux MU et des autres signaux
apparaissant dans les equations). Les sorties des memoires ROM CAS 127
et 128 sont
couplees avec le registre 131 Le registre 131 est un re-
gistre disponible dans le commerce qui permet l'activation de signaux
de sortie (article N O 374) Pendant l'acces a la memoire, les divers
signaux CAS (C O A CAS 7) sont appliques a la memoire de la figure 6
pour permettre la selection des dispositifs de memoire appropries Le
signal
USELB provenant de la memoire ROM CAS 127 par l'interme-
diaire du registre 131 assure la selection, soit du bus A, soit du bus
B Ce signal est transmis aux multiplexeurs
43 a et 43 b de la figure 3.
Au cours du fonctionnement normal, le multiplexeur
252 E 897
choisit les signaux de commutation par bloc BCKSW 1 A BCKSW 4 Ces
quatre signaux (ou selon une variante quatre signaux provenant du bus
A) fournissent quatre
des entrees (signaux d'adresse) de la memoire ROM 132.
Les autres entrees de cette memoire ROM sont les signaux
DHIRES, Z PAGE, PA 8, PA 15, RFSH (regeneration) et JY.
Ces signaux d'adresse assurent la selection des signaux RAS 0, 3; RAS
1, 2; RAS 4, 5 et RAS 6, 7 La memoire ROM 132 est programmee de telle
maniere que les quatre
equations suivantes soient verifiees: -
PRASO, " = 7 Y * (DHIRES + RFSH) + (ABK 4 ' (Z Page PA)
) + ABK 1 ABK 2 ' ABK 3) ' AY ( 6)
PRASI, 2 = ' (DHIRES + RFSH) + AY ' (AK 1 ' kf -
K 3 * (ABK 4 ' (ZPAGE' l) ' P-13) + ABK 1 ' ABK 2 ' ABK 3) + AY ' ' (X
Kft ' ABK 2 ' ABK 4 (ZPAGE'PM)
P A 15 + ABK 1 ABK 2 (ABK 4 ' (ZPAGE'-AA-) ' 5) ( 7)
PRA 54, 5 = RFSH ' M + AY'l 7 ' 7 ' (A Bk T ' ABK 4 (ZPAGE ') P A 15 t
ABK 1 ' (ABK 4 ' (ZPAGE ' PI) ' p-5) ( 8)
PRA 56, 7 = RFSH ' Y + AY ' TE ' (ABK 1 ' MK ' ABK 4
(ZPAGE ' P) ' PA 15 + 1 T ' ABK 2 ' (ABK 4 ' (ZPAGE '
PM) PA 15) ( 9)
Ainsi, les signaux de commutation par bloc (concurremment
aux autres signaux d'entree de la memoire ROM 132) assu-
rent la selection de rangees predeterminees dans la me-
moire conjointement avec les signaux C. Les signaux de sortie de la
memoire ROM 132 sont transmis a la memoire par l'intermediaire des
portes NON ET 142, 143, 144 et 145 Les autres bornes d'entree de ces
portes recoivent le signal de temporisation RAS De cette maniere, les
signaux de sortie de la memoire ROM 132 sont transmis de facon rythmee
a travers les portes 142 a 145, pour produire les signaux RAS
representes sur
les figures 5 et 6.
Une importante caracteristique du calculateur de-
crit ici est assuree par le montage represente dans le cadre en trait
interrompu 146 La porte ET 148 recoit a ses bornes d'entree les
signaux DA 7, A 12 et C La porte NON OU 149 recoit le signal de page
zero et le signal 415 La sortie de la porte 149 alimente une des
entrees de la porte 148 ainsi qu'une des entrees de la porte 150 La
sortie de la porte 148 applique un autre signal d'entree a la porte
150 et ce signal (conducteur 153) est l'un des deux signaux de
commande appliques au multiplexeur 130 Les portes ET 150 et 151
recoivent egalement un signal SYNC (de synchronisation) et le signal
Les sorties respectives des portes 150 et 151 sont couplees avec une
porte NON OU 152, la sortie de celle-ci (conducteur 154) etant a son
tour couplee
avec l'autre borne de commande du multiplexeur 130.
Les portes 150, 151 et 152 forment en fait une
horloge pour le multiplexeur/registre 130 (le multiple-
xeur 130 est un article commercial, article N O 399, qui
est effectivement un multiplexeur/registre) Cela assu-
re la selection des quatre conducteurs d'entree infe-
rieurs du multiplexeur 130 Toutefois, en raison du si-
gnal de synchronisation applique a la porte 151, le multi-
plexeur 130 choisit les signaux de commutation par bloc
chaque fois qu'un code OP est extrait par l'unite centrale.
Pour comprendre le fonctionnement du montage re-
presente dans le cadre en trait interrompu 146, il y a lieu de se
rappeler que la memoire de la figure 6 produit une sortie de 16 bits
Comme decrit precedemment, au
cours de certains modes d'affichage, 16 bits/ms sont ne-
cessaires pour l'affichage Dans les modes de non-affi-
chage, huit bits seulement sont necessaires, en particu-
lier pour l'interaction avec l'unite centrale Lorsque la memoire est
adressee par l'unite centrale au cours des modes d'adressage indirect,
les donnees presentes sur le bus A ne sont ordinairement pas utilisees
En revanche,
avec le montage represente dans le cadre en trait inter-
rompu 146, ces donnees, autrement "inutilisees", sont em-
ployees pour former l'equivalent des signaux de commuta-
tion par bloc a travers le multiplexeur 130.
Chaque fois que l'unite centrale choisit une gamme
predeterminee d'adresses, le multiplexeur 130 choisit l'e-
quivalent des signaux de commutation par bloc provenant du bus A, a
condition que le signal DA 7 soit haut (Cela se
produit lorsqu'on adresse comme page zero la zone d'adres-
ses -1800 A 1 FFF) Une fois que le signal present sur le
conducteur 153 est haut, il est verrouille par l'interme-
diaire des portes 150, 151 et 152, ce qui provoque la se-
lection par le multiplexeur 130 des quatre bits provenant du bus A (en
supposant que les signaux de temporisation soient hauts) Meme si la
reference suivante provenant de l'unite centrale ne vise pas cette
gamme d'adresses, speciale, le multiplexeur 130 reste neanmoins
verrouille
avec les quatre bits provenant -du bus de donnees Toute-
fois, lorsque l'impulsion SYN retombe, ce qui est une in-
dication du fait qu'un code OP est en train d'etre extrait,
le potentiel de signal present sur le conducteur 154 s'e-
leve, ce qui provoque une recommutation du multiplexeur
sur les signaux de -commutation par bloc.
Ce qui se produit en fait est que, lorsque l'unite centrale choisit
cette gamme d'adresses speciale, (et a condition que le signal DA 7
soit haut) les bits DAO a DA 3 qui sont stockes en memoire provoquent
une restructuration, c'est-a-dire que l'adresse provenant de l'unite
centrale
accede a une partie differente de la memoire Avec l'ex-
traction de chaque code OP, la structuration repasse au-
tomatiquement sur les signaux de commutation par bloc.
Point important, la restructuration qui se produit est com-
mandee par les bits stockes dans la memoire RAM (D Ae a DA 3).
Ainsi, avec l'information de restructuration stockee dans la memoire
RAM, une inversion peut se produire entre dif-
ferentes parties de la memoire sans que cela exige des si-
28 2520897
gnaux de commutation par bloc, ou analogues, de l'unite centrale Cela
ameliore la performance de l'unite centrale etant donne que du temps
de fonctionnement de celle-ci
n'est pas utilise pour la restructuration En outre, ce-
la constitue un outil de programmation commode. Pour certains langages
de programmation, il est desirable de ranger les donnees et le
programme dans des parties separees de la memoire Par exemple, la
memoire 128 K peut etre subdivisee en deux memoires 64 K, l'une
pour le programme et l'autre pour les donnees Une commu-
tation peut se produire entre ces parties de memoire sans generation
de signaux de commutation par bloc par l'unite
centrale avec le montage decrit ci-dessus Cette disposi-
tion est particulierement utile lorsqu'on utilise le lan-
gage de programmation Pascal.
On va maintenant decrire le sous-ensemble d'affi-
chage.
Le sous-ensemble d'affichage 48 de la figure 1 re-
coit des donnees du bus A et du bus B et convertit ces donnees en
signaux video, qui peuvent etre utilises pour
afficher des caracteres alphantmeriques ou d'autres ima-
ges sur un affichage a tube a rayons cathodiques balaye
a trame standard Le sous-ensemble d'affichage 48 engen-
dre specifiquement sur le conducteur 197 un signal video couleur NTSC
standard et un signal video en noir et blanc
sur le conducteur 198 (figure 8) Ce sous-ensemble d'af-
fichage recoit, en plus d'autres entrees, un signal de
synchronisation et plusieurs signaux d'horloge Par sim-
plification, le signal de reference couleur standard de
3,57945 M Hz est indique par l'abreviation C 3 5 m Le dou-
ble et le quadruple de cette frequence sont indiques, res-
pectivement, par les abreviations C 7 m et C 14 m.
Avant de decrire les details du sous-ensemble d'af-
fichage 48, un expose d'un dispositif d'affichage de la
technique anterieure facilitera la comprehension du sous-
ensemble d'affichage suivant l'invention Dans le brevet US 4 136 359
est decrit un dispositif d'affichage video, qui est realise dans un
calculateur disponible dans le
commerce, Apple-II, vendu par Apple Computer Inc, Cuper-
tino, Californie, E U A Dans ce dispositif, des mots numeriques de
quatre bits sont decales en parallele jus-
que dans un registre a decalage Ces mots circulent a-
lors dans ce registre a 14 M Hz pour definir une forme d'onde ayant
des composantes a 3,5 M Hz En se referant a la figure 9, ligne 206, on
va maintenant supposer que le mot numerique 0001 est place dans le
registre a decalage
et circule a une frequence de 14 M Hz Le signal resul-
tant qui a une composante de 3,5 M Hz est represente sur
le conducteur 206 La relation de phase entre cette com-
posante et le signal de reference a 3,5 M Hz determine la
"couleur" du signal video resultant On modifie cette rela-
tion en changeant le mot de quatre bits place dans le re-
gistre a decalage Comme explique dans le brevet cite ci-dessus, si le
signal 1000 est place dans le registre
et y circule, la relation de phase resultante de la com-
posante a-3,5 M Hz produit la couleur marron; ce signal
est represente sur la ligne 208 Dans cette technique an-
terieure, la luminance etait determinee par la composante de courant
continu des signaux tels que ceux qui sont
representes sur les lignes 206 et 208.
Le sous-ensemble d'affichage 48 de la figure 1 utilise egalement des
mots de quatre bits pour engendrer les divers signaux couleur de
maniere assez analogue a ce qui se passe dans le dispositif decrit
ci-dessus En se referant a la figure 8, on voit que des mots de quatre
bits representatifs de couleurs (seize couleurs possi-
bles) sont appliques au bus 180 (La generation de ces
mots sera decrite plus loin de facon detaillee en referen-
ce a la figure 7) Au lieu d'utiliser un registre a deca-
lage qui fait circuler le mot de quatre bits, on obtient
le meme resultat en utilisant un multiplexeur 205 qui as-
sure une selection sequentielle de chacun des conducteurs
2520897 '
du bus 180 Les signaux presents sur le bus 180 fournis-
-sent egalement un signal de luminance et un signal video
noir et bland avec une echelle de gris.
Les quatre conducteurs du bus 180 sont couples avec un multiplexeur
205; ce multiplexeur recoit egale- ment les signaux de temporisation C
7 m et C 3 5 m Ces deux
signaux de temporisation provoquent la selection sequen-
tielle de chacun des quatre conducteurs et leur couplage avec le
conducteur 191 (On remarquera que l'ordre dans lequel les divers
conducteurs du bus 180 sont choisis ne
change pas).
En fait, le multiplexeur fonctionne de maniere a
mettre en serie le signal parallele provenant du bus 180.
On supposera pour les besoins de l'explication que les signaux
numeriques du bus 180 sont 1000, comme indique sur la figure 8 Le
signal du conducteur 191 sera alors 10001000 La sortie du multiplexeur
205 couplee apen
l'entree de l'inverseur 204 recoit egalement dans un or-
dre sequentiel les signaux provenant du bus 180, mais,
toutefois, dans un ordre different Dans l'exemple repre-
sente, l'entree de l'inverseur 204 est 00100010 A-
pres inversion, il en resulte le signal 11011101 sur le
conducteur 192 En fait les signaux des conducteurs 191 -
et 192 sont additionnes par des resistances 199 et 200.
La forme d'onde resultante est un signal de courant alter ^ natif (pas
de composante de courant continu) represente
sur la figure 9, ligne 209 On voit donc qu'avec le mon-
tage decrit est engendre un signal de chrominance qui est dans une
relation de phase predeterminee avec le signal de reference couleur a
3,5 M Hz Cette relation de phase qu'on fait varier en changeant les
signaux du bus 180 determine
la "couleur" du signal video sur le conducteur 197.
Dans l'affichage de la technique anterieure decrit ci-dessus, la
composante de courant continu du signal couleur determine la luminance
Suivant l'invention, les
* signaux du bus 180 sont appliques a la base d'un ir-nsis-
* 252089 ?;
tor 195, qui recoit egalement un signal de courant alterna-
tif de chacune des resistances 199 et 200, et le niveau de
luminance egalement determine par les signaux du bus 180.
Ces entrees du transistor 195, conjointement avec le si-
gnal M 335 engendrent sur le conducteur 197 un signal cou- leur NTSC
de qualite amelioree par rapport a celui que produit le dispositif de
la technique anterieure mentionne ci-dessus. Dans certains cas, les
signaux du bus 180 sont tous des "uns" binaires ou tous des zeros
binaires Lorsque
cela se produit, il n'y a pas de composante de courant al-
ternatif provenant des resistances 199 et 200 (pas de si-
gnal couleur) et le signal resultant sur le conducteur 197
est "noir" ou "blanc".
Les conducteurs du bus 180 sont egalement couples, par l'intermediaire
de resistances, avec la base d'un transistor 196 Chacune de ces
resistances a une valeur
differente pour assurer une "ponderation" du signal bi-
naire Cette ponderation est utilisee pour des afficha-
ges non en couleur pour produire des riuances 1 'de gris" par
opposition a un affichage en noir et blanc pur Les si-
gnaux binaires du bus 180 excitent le transistor 196 pour produire un
signal video sur le conducteur 198 Le signal RGB est engendre au moyen
de sommes ponderees de ces memes
cinq signaux.
On va maintenant se referer a la figure 7 sur la-
quelle on peut voir que des donnees provenant de la memoire
sont appliquees a partir du bus A et du bus B a des re-
gistres 159 et 158, respectivement Ces registres sont
"rythmes" par le signal d'horloge a 1 M Hz et son comple-
ment, ce qui permet le transfert sequentiel de mots de huit bits
toutes les demi-millisecondes Comme decrit plus loin, dans certains
modes d'affichage, les donnees sont transferees a la frequence de 2 M
Hz et dans d'autres modes
d'affichage, a une frequence de 1 M Hz.
Les registres 158 et 159 sont couples avec un bus
2520897;
d'affichage 160 a huit conducteurs Ce bus d'affichage transfere des
donnees aux registres 164 et 173 ainsi que des adresses a une memoire
162 Les registres 164 et 173
et la memoire 162 sont actives au cours de modes d'affi-
chage specifiques, comme on le verra plus loin.
La memoire de caracteres 162, dans le mode de rea-
lisation actuellement prefere, est une memoire a acces di-
rect qui stocke des profils binaires representatifs de
caracteres alphanumeriques Chaque fois que le calcula-
teur est mis sous tension, l'information de caracteres
est transferee de la memoire ROM 50 dans la memoire de ca-
racteres 162 au cours d'une periode d'initialisation Au
cours de modes d'affichage de caracteres, les signaux pro-
venant du bus d'affichage 160 sont des adresses identifiant des
caracteres alphanumeriques particuliers stockes dans la
memoire de caracteres 160 Les signaux de compteur verti-
caux VA, VB et Vc (precedemment decrits conjointement
avec l'additionneur 121 de la figure 4) identifient la -li-
gne particuliere de chaque caractere qui doit etre affichee.
En consequence, la generation des signaux numeriques repre-
sentatifs de chacun des caracteres s'effectue d'une maniere ordinaire
Le signal de sept bits representatif de chaque ligne de chaque
caractere (sortie de memoire) est applique
au registre a decalage 167 Au moyen de signaux de tempo-
risation non indiques, une selection, soit duregistre 164, soit de la
memoire de caracteres 162 a lieu pour permettre au registre a decalage
167 de recevoir soit des donnees directement du bus A ou du bus B,
soit une information de
caracteres alphanumeriques de la memoire 162.
Les sept bits d'information provenant, soit de la memoire 162, soit du
registre 164, sont mis en serie par le registre a decalage 167, soit a
une frequence de 7 &#x003E;Sz,
soit a une frequence de 14 M Hz, selon le mode d'affichage.
Les donnees mises en serie sont appliquees par le conduc-
teur 185 au multiplexeur 169, broches 1 et 4 L'inverse de ces donnees
est egalement applique au multiplexeur 169,
252089 ?
broche 3 Le conducteur 185 est egalement couple en tant qu'entree avec
le multiplexeur 166 et avec le registre
(entree 1).
La sortie 1 du registre 170 (conducteur 186) est couplee avec le
multiplexeur 169, broche 1; avec le
registre 170 (entree 2); et avec le multiplexeur 166.
La sortie 2 du registre 170 (conducteur 187) est couplee avec l'entree
3 du registre 170 et egalement avec le
multiplexeur 166 La sortie 3 du registre 170 (conduc-
teur 187) constitue une troisieme entree pour le multi-
plexeur 166 L'entree 4 du registre 170 est alimentee par la sortie du
multiplexeur 169 (conducteur 189) La sortie 4 du registre 170
(conducteur 190) fournit l'un
des signaux de commande du multiplexeur 171.
Le multiplexeur 171 choisit, soit les quatre con-
ducteurs du bus 183, soit les quatre conducteurs du bus 184 La sortie
du multiplexeur 171, bus 180, engendre le
signal de quatre bits decrit a propos de la figure 8.
Pendant l'un des modes d'affichage a haute definition
(AHIRES), le multiplexeur 171 est commande par un si-
gnal de temporisation provenant de la sortie de la porte 178. Le
multiplexeur 166 choisit, soit les conducteurs
du bus 181, soit ceux du bus 182 La sortie de ce mul-
tiplexeur produit les signaux pour le bus 184 Dans tous
les modes d'affichage, sauf le mode AHIRES, le multiple-
xeur 166 choisit le bus 181 Par consequent, le multi-
plexeur 171 recoit generalement les signaux du bus 174.
Pour les besoins de la description ci-dessus, et
en vue de l'explication donnee ci-apres de certains des
modes d'affichage, on a fait une hypothese simplificatri-
ce Les signaux appliques au bus -180 par le multiplexeur
171 sont commandes, pour la plupart des modes, par le si-
gnal mis en serie du conducteur 190 Ce signal mis en serie est en
synchronisme avec les signaux d'horloge C 7 m ou C 14 m Le
multiplexeur 205 de la figure 8 qui, comme
2520897 '
* decrit precedemment, assure "l'assemblage" du signal nume-
-rique en parallele present sur le bus 180, fonctionne en
synchronisme avec le multiplexeur 171 Dans la descrip-
tion ci-dessus, ainsi que ci-apres sauf indication con-
traire, on a suppose que, par exemple, si le multiplexeur 171 applique
des "uns" ou des zeros binaires partout sur le bus 180, le signal du
conducteur 191 sera forme soit de "uns", soit de zeros De meme, pour
cette condition, le signal du conducteur 192 ne comprendra que des
zeros ou des "uns" binaires et, par consequent, aucun signal de
sourant alternatif ne sera engendre a la base du transis-
tor 195 Toutefois, dans la realisation effective, il existe une
difference "de phase" entre le fonctionnement
rythme du multiplexeur 171 et l'echantillonnage des si-
gnaux du bus 180 par le multiplexeur 205 Cela se tra-
duit par un premier signal de courant alternatif cons-
tant sur la base du transistor 195, meme lorsqu'il ap-
parait que des "uns" binaires sont partout presents sur le -bus 180,
et par un second signal de courant alternatif constant lorsque des
zeros binaires sont partout presents
sur le bus 180 En consequence, dans la presente des-
cription, lorsque celle-ci indique que des signaux "noirs" ou "blancs"
sont engendres, en fait dans la realisation courante deux couleurs
constantes sont engendrees sur un -25 affichage en couleur Lorsqu'on
desire obtenir vraiment
du noir et blanc, on procede a une suppression de la cou-
leur, par exemple au moyen du signal de salve couleur.
Le montage de la figure 7, conjointement avec ce-
lui de la figure 8, permet plusieurs modes d'affichage dis-
tincts Le premier de ces modes assure un affichage com-
prenant 40 caracteres (ou espaces) par ligne horizontale.
Cela exige un debit binaire de 8 bits/ M Hz, soit la moitie
du debit binaire que la memoire est capable d'assurer.
Dans ce mode, une donnee est chargee a partir du bus A pendant une
periode de 0,5 ms sur deux (le bus B n'est pas utilise pendant ce
mode) Cette donnee adresse la
memoire de caracteres 162 et, conjointement avec les si-
gnaux VA, VB et VC, transmet la ligne de caractere appro-
priee (sept bits) au registre a decalage 167 Pendant ce mode, les
registres 164 et 173 sont desactives Pour ce mode, le registre a
decalage 167 decale les donnees a une frequence de 7 M Hz (a noter que
le signal ta est
haut, ce qui permet au signal a 7 M Hz provenant de la por-
te 175, de commander le registre a decalage 167) Chaque signal de sept
bits est decale sequentiellement jusque sur le conducteur 185 puis
jusqu'au conducteur 189, etant donne que le multiplexeur 169 choisit
la broche 4 Les donnees sont decalees a travers leregistre 170 jusque
sur
le conducteur 190 Le signal binaire sequentiel du con-
ducteur 190 provoque la selection de l'un des bus 183,184.
Pendant ce mode, les quatre conducteurs du bus 183
sont relies a +V (le registre 173 est desactive); en con-
sequence, la selection du bus 184 produit quatre "uns" bi-
naires La selection du bus 184 produit quatre z 4 ros bi-
naires par l'intermediaire du bus 181 Le signal binaire sequentiel du
conducteur 190 produit donc, soit des 'suns" binaires partout, soit
des zeros binaires partout, sur le bus 180 Tel qu'il est decrit
ci-dessus, le montage de la
figure 8 assure un affichage en noir et blanc a 40 carac-
teres par ligne -
Si le moyen de temporisation d'inversion et de clignotement 172 est
choisi, chaque fois que le registre a decalage 167 est charge, le
multiplexeur 169 commute sa
sortie entre les broches 3 et 4 Cela provoque une "in-
version" des caracteres: des caracteres blancs sur fond noir
deviennent des caracteres noirs sur fond blanc, et
vice versa.
Au cours du mode d'affichage a 80 caracteres par
ligne, les registres 158 et 159 sont respectivement char-
ges pendant des periodes sequentielles de 0,5,ais (cela
utilise la frequence de cycle de 2 M Hz precedemment men-
tionnee) Le registre a decalage 167 decale les donnees de caracteres a
partir de la memoire 162 a une frequence de 14 M Hz Les donnees mises
en serie a la frequence de
14 M Hz sont decalees a travers le registre 170 et comman-
dent, ici encore, le multiplexeur 171, comme decrit pre-
cedemment (A noter que le registre 170 est toujours rythme a la
frequence de 14 M Hz) Un clignotement peut
ici encore etre obtenu, comme decrit precedemment.
Dans un autre mode d'affichage de caracteres alpha-
numeriques, le fond ou arriere-plan de chaque caractere peut etre
d'une couleur donnee et le caractere lui-meme (ou avant-plan) d'une
autre couleur Ce mode assure l'affichage de 40 caracteres par ligne
L'identification
des caracteres (adresse pour la memoire RAM 162) est trans-
mise sur le bus A au registre 159 a une frequence de 1 M Hiz
L'information couleurs (couleur d'arriere-plan et couleur
d'avant-plan) est transmise sur le bus B sous la forme de deux mots de
quatre bits au registre 158 De la maniere precedemment decrite,
l'adresse provenant du registre 159 choisit le caractere approprie
dans la memoire 162 et transmet cette information au registre a
decalage
167 L'information couleur provenant du bus B est trans-
feree au registre 173 Pour les besoins de l'explication, on supposera
que les quatre bits identifiant la couleur rouge pour l'arriere-plan
se trouvent sur le bus 184 (en provenance du registre 173 et du
multiplexeur 166) et que quatre bits representant la couleur bleue
pour l'avant-plan
se trouvent sur le bus 183 (A noter que lorsque le re-
gistre 173 est active, les signaux provenant de ce re-
gistre ont priorite sur les "uns" et zeros binaires qui,
autrement, apparaissent sur les conducteurs du bus 174).
Le signal binaire sequentiel representatif du caractere lui-meme sur
le conducteur 190 choisit soit la couleur bleue a partir du bus 183
pour le caractere lui-meme, soit la couleur rouge a partir du bus 184
pour le fond Les signaux numeriques representatifs de ces couleurs
sont
transferes au bus 180 et transmettent les donnees de cou-
37 2520897:
leur au montage de la figure 8 Pour les affichages en noir et blanc,
une echelle "de gris" est obtenue par l'intermediaire du circuit de
ponderation associe au
transistor 196 de la figure 8 Ici encore, le multiple-
xeur 169 peut, par l'intermediaire du moyen de temporisa- tion 172,
alterner entre le signal du conducteur 185 et
son inverse, ce qui a pour effet d'interchanger les cou-
leurs d'avant-plan et d'arriere-plan.
Au cours des modes graphiques a haute definition, la memoire de
caracteres 162 n'est pas utilisee mais, au
lieu de cela, des donnees provenant de la memoire four-
nissent directement l'information de configuration pour l'affichage
Cela exige davantage de structuration de donnees a partir de
l'interieur de la memoire centrale, du fait que de nouvelles donnees
sont necessaires pour chaque ligne de l'affichage (A noter que lorsque
des caracteres sont affiches, la memoire de caracteres 162 fournit les
differents signaux necessaires pour les huit lignes de chaque rangee
de caracteres) Au cours de ces modes a haute definition, le registre
164 est active et la memoire de caracteres 162 desactivee En
consequence, les donnees provenant du bus A et du bus B sont decalees
jusque dans le registre a decalage 167 Dans ces modes, * le signal
"IHRES" applique au multiplexeur 169 provoque une selection par
celui-ci entre les broches 1 et 2 La
broche 2 fournit le signal directement a partir du re-
gistre a decalage 167, tandis que le signal de la broche 1 est en fait
le signal du conducteur 185 retarde d'une
periode par le signal C 14 m Ce retard se produit a tra-
vers le registre 170 de l'entree 2 a la sortie 2, etant
donne que ce registre est rythme a C 14 m.
Au cours d'un premier mode graphique, des donnees
provenant du bus d'affichage 160 sont chargees dans le re-
gistre a decalage 167 avec un debit binaire de 7 bits/M Hz.
Les donnees sont mises en serie sur le conducteur 185 et,
de la maniere precedemment decrite en ce qui concerne l'af-
fichage de caracteres, elles commandent la selection de "uns" binaires
partout ou de zeros binaires partout par l'intermediaire du
multiplexeur 171 Il est a noter que, comme decrit precedemment, dans
le mode de realisation actuellement prefere, sauf si l'on utilise une
suppression de la couleur, cela ne se traduit pas par un affichage
en noir et blanc, mais bien par un affichage en deux cou-
leurs Si un bit haut est present sur le conducteur 140 du bus
d'affichage, le moyen de temporisation d'inversion et de clignotement
172 fait alterner le multiplexeur 169 entre les broches 1 et 2 Cette
commutation se produit a une frequence de 1 M Hz et assure un
dephasage d'une serie
de sept bits de donnees sur deux series de ce genre ap-
pliquees au multiplexeur 171 sur le conducteur 190 Cela se traduit par
la generation d'une couleur supplementaire sur l'affichage pour une
serie de sept bits de donnees sur deux.
Pour les modes graphiques decrits ci-dessus, lors-
que le registre a decalage 161 assure un decalage a une frequence de 7
M Hz, huit bits peuvent etre appliques au bus pendant chaque periode
Plus precisement, comme dans'
le cas des couleurs d'arriere-plan et d'avant-plan diffe-
rentes pour le mode d'affichage a 40 caracteres par ligne,
deux mots couleur de quatre bits sont introduits par deca-
lage dans le registre 173 a une frequence de 1 M Hz Le multiplexeur
171 assure alors une selection entre deux
couleurs predeterminees presentes sur les bus 183 et 184.
Il est a noter que ces couleurs peuvent etre changees a
une frequence de 1 M Hz.
Dans un mode couleur supplementaire designe par "AHIRES", le
multiplexeur 171 fonctionne sous la commande des portes 176, 177 et
178 En fait, le multiplexeur 171 choisit le bus 184 et verrouille les
signaux sur ce bus tous les quatre cycles de l'horloge a C 14 m Des
donnees sont introduites par decalage dans le registre a decalage
167 a partir du bus A et du bus B toutes les demi-micro-
252089 y secondes; le registre 167 fonctionne sous la commande du
signal a C 14 m Chaque bit de donnee du conducteur 185 est decale,
tout d'abord jusqu'au conducteur 186, puis
jusqu'au conducteur 187 et enfin jusqu'au conducteur 188.
Ces conducteurs sont couples avec le multiplexeur 171 par
l'intermediaire du multiplexeur 166 qui choisit le bus 182, etant
donne que le signal AHIRES est haut En fait, ce qui se produit est que
des mots couleur de quatre bits
sont mis en serie sur le conducteur 185 puis remis en pa-
rallele sur le bus 182 Etant donne que le multiplexeur 171 verrouille
les signaux presents sur le bus 184 tous les quatre cycles du signal a
C 14 m, un nouveau mot couleur
est engendre a une frequence de 3,5 M Hz sur le bus 180.
L'affichage resultant est forme de blocs colores de 140 x 192, chacun
de ces blocs pouvant etre de l'une quelconque
de seize couleurs differentes.
Dans le dernier mode d'affichage,generalement uti-
lise avec une suppression de la couleur, des donnees sont introduites
par decalage dans le registre a decalage 167 a partir du bus
d'affichage, avec un debit binaire de 14
bits/M Hz Les donnees sont mises en serie sur le conduc-
teur 185 et commandent la selection, soit de "uns" binai-
res partout, soit de zeros binaires partout par l'intermne-
diaire du multiplexeur 171 Cela assure un affichage gra-
phic de definition maximale pour l'ensemble.
On voit qu'on a decrit ci-dessus un microcalcula-
teur offrant des possibilites d'affichage video Le cal-
culateur est fabrique a partir d'articles disponibles dans le commerce
et assure une utilisation rationnelle de ces articles De nombreux
programmes existants, y compris beaucoup de ceux qui fonctionnent sur
le calculateur
Apple-II, peuvent etre utilises dans le calculateur de-
crit ci-dessus.
Ao
TABLEAU I -
Celtableau comprend un programme de lecture/ecriture disque (pages 40
a 69) un programme de-diagnostic (pages 70 a 82)
un programme de moniteur (pages 83 a 111).
Bien qu'il s'agisse d'un langage essentielle-
ment symbolique, universellement 'utilise tel quel, certaines parties
en semblent traduisibles En pareil cas, la traduction est donnee en
annexe, par reference au numero de ligne dans le tableau (seconde
colonne
de celui-ci).
Par ailleurs, l'ensemble du Tableau I est place sous:
COPYRIGHT APPLE COMPUTER, INC 1979
$APA RWTSI DISK READ/WRITE TRACK/SECTOR (la)
17-APR-81 #000252 PAGE 2
FOOO: FOOO: FOCO- FCDO; FOGO,
FOCIO.
Folio. FOOO: FOOO: FOOO: POCO: Fc DO:
F 000:
FOOO: FOGO: FOOO: FOOO: FOOO: FOOO.:
F DOO:
0,; 8 0:
0:)EO.
F 300.
Ciii,31.
0- 22
0 c( 3
C,J:4
O 25 Xe 7 c:1 A
00,IC:
OCIS:
FD j O. FOOO: FOOO:
FOI:-O:
FOOO C:)13
rn:c 4-
r, D It 1 3 tjz F::cp O 9000. j 4 * CRITICAL T: * R Ej 2 Vl RES PAGE
16 * CONSIDERATIO;
17 * CODE AND 1
la * CODE-
19 * VIRTUALLY THE
O * 1 WRITE, Rot 21 * mus r No T (
22 * PACE BOUND 4
23 * CRITICAL BRA Nt
24 * THE 1 WRITE 1,
* AND 'READ AOR
26 * WHICH PIUST Nol
27 * PAGE BOUNDARIE
28 * NOTED IN COMME
29 * 32 EGUAT El
34 NDUFI EGU
NOUF 2 EGU
36 *
37 H RDERRS EQU
39 DVMOT EGU
39 *
13 SLOT EOU
41 IBDRVN EGU
42 18 TRK EGU
43 ISSECT EGU
44 IBBUFP EOU
IBCMD EOU
46 IDSTAT EGU
47 ISSMOD EGU
48 CSUM EGU
49 IOBPDN EQU
IMASK EOU
51 CURTRK EGU
52 DRVOTRK EOU
52;SLOT 4, DRIVE 1
54 i SLOT 4, DRIVE 2 i SLOT 5 DRIVE 1 56 i SLOT 5 DRIVE 2
57;SLOT 6 DRIVE 1
59;SLOT 6, DRIVE 2
59 RETRYCPIT EOU
SEEKCNT EGU
61 13 UF EGU
62 ENVTEMP EQU
63 *IBSLOT+SIF NOT L
a 4 Ob a x # " lMiric
E_ 30 UND *
IS FOR
)ATA
EUTIRE *
JT I NE
ROSS
NR 1 ES.
:H?-S IN *
RFAD',
SUBRS *
r CROSS * 9 ARE NTS. $ 200 $ 302
(ZERO PAGE AT $ 300)
SEO tel IDSLOT+l
IDSLOT+ 2
IDSLOT+ 3
IDSLOT+ 4
LOT+ 6
IDSLOT+ 7
ISSLOT+S
lasmou
1 DSLOT+ 9
IOSLOT+$A
IDSLOT+ 90.
CURTRK-7
USE O ALSO FOR ADDRESS WEADER CKSUM
IDSLOT+$ 12
I 3 SLOT$ 13
1:?SLO'r+&IA t 3 SLO'r+$IE JEED. ru t A ra- c&#x003E; CC&#x003E;11 * 4
1: 1 E W % E; D / k,;; 3 ', E' l p J', r,; i - L, C, L; i 1 &) F:Io
F:- 10.
FID:Do.
OD" 5.
0 r:75: GCci 6: 7. F j:
FQC 10:
F O p 0:
F 000:
F 050:
F Or PO: FOOO:
F 000:
FOC-0:
F Ci 7 AO:
F 00,0:
FOOO:
FOC&#x003E;O:
F Gr O:
FO")O:
FOOO: FOOO:
F 000:
F O Z, 0:
FOOO:
FOIDO:
Fooo: FODO:
F 000:
FOOO: FOOO: FOOO:
F 000:
*FOOO:: 0-')Iri D:
0011 FE:
F 000:
F 000:
FOOO:
FOC)O:
FOOO: FODO: 00 i 19:
009 A:
FOC)O:
COUNT EOU IBSLOT+ 514
LAST water IBSLOI+$ 14 CKSUM EOU IBSL Or 4,$ 15
CSSTV EQU IBSLOT+ 116
CHECKSUMand SECTOR, 7 RACK,
x 4 **** 6 u t, s 6 Ci 7 1 7 5 si 0 * * e * 4 * * * 4 * 4 * * * e Q 4
* e 4 4-
READADR M
'fe'JST FIND' COUNT.
i ODD BIT' NIBLS.
CH-: CKSU Ia BYTE.
i F Ce JR BYTES,
AN'D VOLUME.
USES ALL NBUFS
AND 32-BYTE
DATA TABLE INIBLI
se
139 * READ
*
91 * USES ALL INBUFS
92 * USES LAST 54 BYTES
93 * OF A CODE PAGE FOR
94 * SIGNIFICANT BYTES
* OF DNIDL TABLE.
96 *
101 * SEEK
102 * 104 TRKCNT water COUNT PRIOR water IBSL O T+$l C 106 TRKN water
IBSLOT+ SID
MSWAIT
113 MONTIMEL EQU CSSTV+ 2
114 MONTIMEH EGU MO -IITIMEL+l *
i HALFTRKS MOVED COUNT.
r' DTOR-Osi TIME
COUNTERS.
1) 1 5 K F E Ara / k J 1 'T E T F A e e / SE -, 7 C-R j 1 c) Rw 7 EI
Fojo: F CK)o Fi D'-O: F Cie)ci
FG'11-0:
F C 0:
C 90:
F FEF:
FFIF: Go Eo:
FOC)O:
FOOO: Coffl.
C 089:
COPA:
COE(D:
Co El.
c O q Eo:
Q 01,7:
001 IP 7:
0098: 0099: 0099:
00 ?A.
Oo Ei 3:
OO 52:
OD&I:: 117 -b lis * 1 1 q -" 1 2 ce *
121 -0
122 *
DEVICE ADDREES
ASSIC-'t J Pl ENTS 12 4 1 132
PHASEOFF
PHASEON
06 L 06 H G 7 L 07 H
INIERUPT
ENVIRON
ONEMEQ
TWOMEG
EOU EGU ECU EOU E GU ECU water EGU EGU EGU
STEPPER PHASE OFF.
57 EPPER PHASE ON.
07 LP 06 L=READ
j G 7 L, 06 H=S Et 45 E WFRC 67 H, G 6 L=k)R 17 E
G 7 HG 6 H=WRITE STOR
tcoso tcosi tcoec Ir-08 D *COBE lt COSF t FFEF il-FDF as-,)
$ 1 F
134 *
* EQUATES FOR RWTS AND BLOCK
136 *
MOTOROFF
MOTORON
DRVOEN
DR Vl EN
PHASON
PHSOFF
TEMP csumi SECT
TRACK.
TRKN 1
VOLUME
IDRERR
IDDERR
IBWPER
IENODRV
water ECU ECU ECU water EGU EGU EOU EGU
EG-1 J
EGU EGU EGU EOU EGU Eou- $Cose tc 089 t COSA ticoa B scosi
*C 080
CS TV
TE.,IP
csuml+l E-ECT+l
1 RACK
TRACK+ 1
HRDERRS+ 3
HRDERRS+ 2
HRDERRS+l
HRDERRS
PUT ADDRESS INFO Hi
DISK READ/WRITE TRACK/SECTOR ( 16)
SARA RWTSI
17-APR-81 #000252 PAG
FOOD, FOGO: FOOO.
FQ'ZO:
FOOO: FOOO: Fo.:O:
F 01 O: AO 01
FCD 2: Ab SI F 004:84 lf 4
FOO&: 013
Fo 1 i 1 Xie
FO-DS: 6 A
FOD 9: 6 A
F.&#x003E;:&#x003E;A: 6 A
FOOD; 6 A
FOCC: 85 'Ba
9 CE:AO OF FF
F 011:85 99
F Oj 3:
P 012:
F 013:
j F 013; 2 O 28 FI rola: QS
1: 1 7: A 5 B 3
019:85 90
f O l 0: A 5 86 FOID:85 9 c
OIFA 9 EO
O 21 95 9 A
f'123: A 5 52 iru 5, C 5 BA f OZ 7:85 BA Or D 9 os e Or-A:6 A F.1 1 D-
DD Bc? Co
FDZ-E 1 O 01
F 030:ES
sa BA Co
4 C F 3
FO:-7: 2 B
F O G-FO GA
FD:A 213
FODD:;o 07
FO-',D 20 56 94
9 -i O: 38
9:D 41 00 FA
F 043: Ci S p D 44 A 5 93 Ab el 03 Fi F:.Lo F(G
FD-4 19
F:1 7 C DO 17
FO-E
157 * RE
158 * TRAC
162 RECRWT 8
174 *
* NOW CF
176 * 1 cil
1 E 34
le 6 les
19 '3 DRIVSEL
t 96 ive
199 DRVWAIT
203 OK
206 *NOW AT
207 on 70 os
AD/WRITE A
:K AND SECTOR
2 19 4 ******
LDY 01
LOX il.
BTY 8.
PHR PLA
ROR A
ROR A
ROR A
ROR A
STA 1 l' LDA Et STA a-? L ISLOT
EKCNT,
i RETRY COUNT i CET SLOT * FOR THIS OPERATION
j O.14 LY ONE RECALIBRATE MER CALI.
j DCTERMINE INTERVPT STATU$ i CET INTERUPT FLAC INTO DIT 7 1 ASK
JVIRON
i VTEMP i PRESERVE-ENVIRONMENT
IECK IF THE MOTOR IS ON, THEN START IT
JSR CHKORV
PHP LVA r LIDUFP
SYA Dui-
LDA r BOUFP+l
STA DU-4-1
LOA ts D,MOT
STA MONTIMEH
LDA IDDRVN
CMP IOLIPDN
STA 10 DPON
PHP
ROR A
L 04 M-0 TOR(N x acc DRIVSEL INX LOA DRVOEN'x
USR SETIMEG
PLP
13 EO CI.
PLP
LDY #7
VSR MS"Alt DEY
13 N 2 DRVWAIY
PHP
LOA IDTRK
LDX ISSLOT
JSR MYSEEK
THE DESIRED TRACK.
Sr ART WITH&#x003E; PLP GNE T Rr TRK i SEI ZERO FLAC IF MOTOR STOPPED
i SAVE TEST RESIJLTS it'OVE OUT POINTER TG SUFFER INTO ZPAOE i
LETERMINE DRIVE O IJE OR TWO ig Ab IE DRIVE USED DEFORE? i SAVE IT FOR
NEXT TIME
KEEP RESULTS OF COMPARE
i CET DRIVE NUMDER INTO CARRY
-TURN ON TWE DRIVE
DRANCH IF DRIVE 1 SELECTED
j SELECT DRIVE 2 e INSURE ONE MIECAHERTZ OPERATION AWAS t T SAME
DRIVE? i MUST INDICATE DRIVE OFF DY SETTINC ZERO FLAG) ir-CLAY 150 f
IS DEFORE STEPPING i(ON RETURN Aw O) i NOW ZERO FLAC SET i GET
DESTINATION TRACK i RESTORE PROPER X Csoa"wo
i A'JO 90 TO LT.
IJAS THE MOYOR
i WAS MOTCR orj? IF 60 DOPI'r DELAY AT IT TC)DAY' Imm Mil 'D"W *e*'DAM
Vr E TRACK/SECTOR ( 164 17-APR-81 #0002 M 2 Pffl la t 17-APR-al
#000252 PAGE 6 DISK READ/WRITE TRACK/SECTOR (la)
Z-4;:A RWTSI
F i'1 -; E. Ft;ZE:
F:.D: E: AO 1 2
F 4 Df 0: ES F Df,1: DO FD F Cj&,3: E 6 99
F 055:DO F 7
F-Dl,7: EA 9 A F.31,9:rj O F 3
211 * MOTOR WAS OFF, 'WAIT FOR IT TO SPEED UP.
212 * 213 MOTOF LDY #$ 12 j WAIT
214 CONWAIT DEY
215 BNE COMWAIT
216 INC M Oilf'T 1 MEL i CCUNT
217 DNE MOTOF
219 INC MONTIMEH
219 DNE 1-490 TOF
EXACTLY 100 US FOR EACH COUNT IN MONTIME
UP Ta 0000 L- ei
SARA RWTSI
pose:
FO 1-D:
F:),l B: 9 cl D
F-tle-
F Ol B: FCID; lro'l O: 20 28 FI
FOIE:00 05
FC&O:A 9 80
F 062:4 C ES PO
F 065:
FOA 5:
*F 065:
9065:
F 065:^ 5 87
%r O b 7; FO 77
F 069:C 9 03
F 068:80 73
F 06 D:6 A
F O AE:8 O 09
FD 70;AD OF FF
c-D 2 19 7 F i 7 075:e D OF PF e 078:20 C 6 F "
F-D 7 D: AO 7 F
Z'ID 7 D 84 93
PO-F A 6 81
F-'-31: 20 BD FI
F-I-114 00 21
V: r 6 24 Os gr: 01
EZRA 50
9 '." ( 6
=Z:-D,10 FO
F:e F AI e C F:-It 419
F)-'Z 1 6 94
,); 4 DO 4 F
A 9 Ab O Fe-'9 'O 25 Fi F Or DA 9 00 e D-O:2 O 05 Fi F',AO-6 k 3
05 FI
9 J 44 4 C 70 FO
9 'Z'Q C 4 SC
FO OE ac Or-: ' F 413 FDLO rle
DISK READ/WRITE TRACK/SECTCR ( 14) 17-APR-91 4000252 PAGE 7
222 &
222 * MOTOR Sw WLO DE UP TO SPE Fo.
224 # IF IT STILL LOOKS STOPRED THEN
225 * THE DRIVE 19 NOT PRESENT.
229 JSR C 1414 DRV #19 DRIVE PRESENT?
221 ? SNE TRYTRK i YES CONTINUE 230 NODRIVERR LOA #Im NODRV st 4 OQET
TELL EM NO DRIV El 231 imp M &DLERR 232 *
233 * NOIJ CHECK: IF IT 18 NOT THE FORMAT DISK COMMAND.
234 * LOCATE THE CORRECT SECTOR FOR THIS OFERATION.
235 * 236 TRYTRK LOA lacmo id 2 Er COMMAND CODE
237 DEG ALLDONE il F NULL COMMAND, 00 HOME TO DED.
238 cmp #3 1;COMMAND IN RANGE? 239 acs ALL DONE i NO DO NOTHIN Ql
240 ROR A;SET CARRY-1 FOR READ, O FOR WRITE
241 ocs TRYTRX 2 i MUST PRENIBOLIZE FOR WRITE.
242 LDA ENVIRON
243 AND #lt 'Cls'l Eg j'SHIFT TC HICH SPEE Dl
244 STA ENVIRON
245 JSR PRCNID 16
246 TRYTRK 2 LDY #57 F i CJLY 117 RETRIES OF ANY KIND
247 STY RETRYCNT
248 TRYADR LDX 1 '3 SLOT i O &#x003E;T SLOT NUM INITO X-REG
249 JSR RD-DR% 6;READ NEX 7 ADDRESS FIELD
210 Bac RORIGHT il F READ IT RICHT HURRA Hl 251 TRYAOR 2 B 1 Ir I'llSK
i SHOULD INTERUPTS BE ALLOWED?
252 Bril b OINTRI; NO 00-N'T ALLOW THEM.
253 CLI i RE-ENADLEO AFTER READ/READAOR/WRITE FAILURE 254 NOINTRI DEC
RETRYCNT i ANOTHER Pl ISTAE Kl 1
255 GFL f RYADR WELL, LET IT GO THIS TIME -
256 LDA curi TRX 257 PHA c'HAVE TRACK WE RE At LY WANT 2,JE) DEC S
1-$r KCP 4 T j Cla Y RECAL ISRATE ONC El 259 814 E DRVERR;TRIED TO
RECALIBRATE A SECOND TIME ERWO Rl 260 LOA dit 6 O i RECALIBRATE ALL
OVER AGAI Nl
261)SR SEITRK &PRETEND TO BE ON TRACK 80
262 LDA 4600
263 JSR MYSEEK i MOVE TC TRACK 00
264 QOCALI PLA
265 COCAL JSR l"'SEEK i CO Tg CORRECT TRACK THIS TIM El 266 %JMP
IRYTRK 2 i LOOP DACK, TRY AGAIN ON THIS TRACK 267 *
268 * HAVE NCW READ AN ADORESS FIELD CORRECTLY
269 and MAKE SURE THIS IS THE TRACA, SECTOR, AND VOLUME DESIRED
RDRIGHY LOY TRACK;ON THE RIGHT IRACK&#x003E;
271 cpy Ctj 4 TPK 27 Z a Eo Rrtn K ilp 50 0000 2273 a RECALIGRATINQ
FROII THIS TRACK
274 LDA CV ITRK PRESERVE DESTINATION TRACK
273 PHA
276 TYA
lu tn au c&#x003E; c" 4 &#x003E; 4 *
SAPA P WTSI
DISK READ/W 4 RITE TRACK/SECTOR NVIRON
29 c 7 JSR POSTNID 16 et 300 acs (RYADR 2 j( i LOX IDSLOT if
302 ALLDONE CLC
303 LOA #10
304 acc ALDONEI 305 ORVERR PLA if 306 LDA OIBOERR i 307 HNDLERR SEC el
309 ALOQHEZ STA IGST Ar 309 LOA M Or OROFFX il
310 DIT IMASK
amx t-OINTR 2
312 CLI
313 NOINTR 2 LOA spivrepip e
314 STA ENVIRON
315 RTS
316 W Ri T 1 SR t 11 TE 1 6 317 occ AI L 00 ME il ils LDA #IDWPER;I
alq avc 1 UtaLERR 3.10 im ' IRYAOR 2 321 * 322 * THIS IS T&#x003E; 4 E
ISE Ev,' MOUTINF J 23 * SEEKS r RACX NI IN SLOT *X/610
324 * IF DRIVNC 19 NEI MTIVE, ON DRIVE O
325 * IF ORI Ve JO IS POSITIVE, ON DRIVE 1 326 te
3227 MYSEEK ASL A
:3.213 SEEKI STA 'TRKNI A
329 j SR ALLOFF 3 3 r# JSR CRVINDX
331 LDA rril 'OTRK1.
332 STA CVITRK
333 LDA TRINl 4 334 S T'A DRIJOTRK 't 3 J 5 GOSECK JSR S Etg e(
3:A ALLOFF LDY J 63
317 NYOFF TYA
UME MISM Arc H
ET ACTUAL VOLUME SERE
ELL OPSYS WHAT VOLUME WAS THERE
HECK IF THIS 15 THE RIGHT SECTOR
t F SC, 00 WHATEVER WANTED e OTRY ANOTHER SUCTOR
READ OR WRITE?
THE CARRY WILL TELL.
:ARRY WAS SET FOR READ OPERATION.
LEARED FOR kj RITE
ARRY SET UPON RETURN IF SAC READ
SET TWO MECAHERTZ MODE
)O PARTIAL POSTNIBBLE CONVERSION
:HEKSUM ERROR
t ESTORE SLOTNUM INTO X N'a ERROR i XIP OVER NEXT BYTE WITH BIT OPCODE
?EMOVE CVRTRK
34 C DRIVE
r NOICATE AN ERROR
IVE HIM ERROR*
r UKN IT OFF-
SHOULD SNTERUPTS DE FNABLED?
3 RANCH IF NOT 1
RESTORE ORICINAL EN Vi RD&#x003E;Jr IE 1 jr
1 ITE NYD 13 LES NOW
F lis ERRORS.
)ISK IS WRITE PROTECTED'l r AXEN IF TRULY WRITE PROTECT ERROR
OTHERWISE ASSUME AN JNTERUPT MESSED THINCS UP
%SSUME TWO PHASE -elcrrr-n.
e AVE DESTIUATION TRAC(w- 1) lURN ALL PHASE$ OFF TC DE SVRE CET INDEX
fa PREVIOUE TRACK FOR CVRRENT DRIVE mis is WHERE 1 AM NO WHERE 1 'M r
OINQ
O THERE'
TURN Or F ALL PPASES PEFDRE RETURNINQ (SEND PHASE 111 *CC)j N tn r%)
c&#x003E; Co % O Nd SARA RW Ts 1
FP 11 C:20 4 A F 4
Fi IF: ES
F 120: 10 F 9
F 122: 46 BC
F 124: 60
DISK READ/WRITE TRACKISECTOR ( 16)
338 JSR CLRPHASE
339 DEY
340 DWL NXOFF
341 LSR CVRTRK
342 RTS
17-APR-81 * 000252 PACE 11 o s CARRY IS CLEAR, PHAS+S SHOLD DE TURNED
OFF DIVIDE 13 ACK DOWN -i Sb R
ALL OFF NOW IT 51 R
if tn r'&#x003E; c&#x003E; CD re 9 r 17-i-ck-El zn';_ i 1' 1 l:C-ej
114,11 wi-lil E;t,)
F 2 -
F-:, 15
F 1 2 5
1 5 20 2 E F 1
? 5 E 5
1 A 60
-1 ZE.
-IZE: 21) 2 D:
" 12 B:
2 D. 2 D:
: AO 00
712 rj:ED 8 C CO: 1 Zk O: 20 3 D FI -Il 33: 4 a
134: 68
:DD SC CO
l 38: DO 03 ISA: se Il 33 B: DO FO
1-"D: 60
ISE:
1371 E: 48
13 F: SA
:4 A
141 4 A
142: 4 A
143:05 82
, AA
146:68
147:60
1.48: il si * 1 * SLJDR TO TELL IF Pl DTOR IS STOPPED
* IF MOTOR IS STOPPED, CONTROLLER'S
* SHIFT REG WILL NDT DE CHANQINQ.
* RETURN Y=O fi ND ZERO FLAG SET IF 1 T 15 STOPPED.
CHKDRV LDY #0
CHKDRVI LDA 06 L#X
JSR CKI)RTS
PHA PLA CMP Ob LX BNE C Kn RTS DEY BNE C H -"t DR VI
CKDRTS RTS
DRVINDX PHA
TXA
LSR A
LSR A
LSR A
DRA IDDRVPJ
TAX PLA RTS
NOTE: FORMATTINQ ROUTINES
NOT INCLUDEV FOR SOS
-34: 34 5 34 i-,6 B IHIS SULPOUTINIE El:15 THE: c-LE)l DEPENDE Ni Tti
A, yt
LOC'A 7 1 CJ.
:-7 TTRK JSR Di%VINDX STA DR'OTR Ko X RTS
*.****
CET INDEX TO DRIVE NUM BER.
IN 117 LOOP COUNTER
READ THE SHIFT REG
DELAY i MORE DELAY
HAS SHIF 1 REG CHANCED?
*YES,, MOTOR IS tl&DVING
NO DEC RETRY COUNTER
ANO TRY 256 TIMES
THFN RETURN
PRESERVE ACC.
CET SLOT(*$ 10)/B
FOR DRIVE O OR 1
j INTO X FOR INDEX 70 TADU
RESTORE ACC.
Fi zc-
F 1 -:E,
F, 1 4 e:
F 1 4 0.
F-1 8 -
FI -F,
F 1 - 6.
F 7 1 4 p
F 1 46.
FI
FI ZO:
F 1 413.
FI;B.
F 1 48:
F 1 48.
F 1 -i B.
F 1 48:
FI 48:
FI 46:
FI 8: F 1 Ze: Fi &;B:
F 1 -4 8:
FI -28:
FI 48:
F 1 -a B:
F 
Документ
Категория
Без категории
Просмотров
1
Размер файла
246 Кб
Теги
fr2520897a1
1/--страниц
Пожаловаться на содержимое документа