close

Вход

Забыли?

вход по аккаунту

?

FR2522171A1

код для вставкиСкачать
 [loading]
«
Click the Minesoft logo at anytime to completely reset the Document
Explorer.
[1][(4)__Full Text.......]
Discovered items are automatically translated into English so that you
can easily identify them.<br/><br/>If you would like to see them in
the original text, please use this button to switch between the two
options . Discoveries: ([2]Submit) English
Click to view (and print) basic analytics showing the makeup of
discovered items in this publication. [help.png]
[3][_] (18/ 56)
You can use the refine box to refine the discovered items in the
sections below.<br/>Simply type what you are looking for, any items
that do not match will be temporarily hidden. [4]____________________
[5][_]
Gene Or Protein
(12/ 40)
[6][_]
Etre
(20)
[7][_]
Tre
(6)
[8][_]
Chif
(4)
[9][_]
Fre
(2)
[10][_]
Slage
(1)
[11][_]
Squ
(1)
[12][_]
Trai
(1)
[13][_]
Sepa
(1)
[14][_]
Tir
(1)
[15][_]
Cde
(1)
[16][_]
Foi
(1)
[17][_]
Ine
(1)
[18][_]
Physical
(5/ 10)
[19][_]
32 bits
(5)
[20][_]
1 l
(2)
[21][_]
64 bits
(1)
[22][_]
de 32 bits
(1)
[23][_]
8 bits
(1)
[24][_]
Disease
(1/ 6)
[25][_]
Tic
(6)
Export to file:
Export Document and discoveries to Excel
Export Document and discoveries to PDF
Images Mosaic View
Publication
_________________________________________________________________
Number FR2522171A1
Family ID 2052686
Probable Assignee Raytheon Co
Publication Year 1983
Title
_________________________________________________________________
FR Title ARCHITECTURE D'ADDITION EN VIRGULE FLOTTANTE
Abstract
_________________________________________________________________
L'INVENTION CONCERNE L'INFORMATIQUE.
Description
_________________________________________________________________
La presente invention concerne l'unite arithmeti-
que d'un ordinateur et elle porte plus particulierement sur un
dispositif destine a procurer une reduction importante du temps
d'execution d'une addition en virgule flottante, en -reduisant le
temps necessaire pour effectuer des operations
de decalage.
Les operations arithmetiques accomplies dans les ordinateurs peuvent
etre effectuees en arithmetique a virgule fixee, couramment utilisee
pour les calculs de gestion ou de
statistiques, ou en arithmetique a virgule flottante, utili-
see principalement pour les calculs scientifiques et techni-
quea Dans une structure d'ordinateur, la virgule est impli-
cite et n'occupe pas une position physique dans un dispositif de
memoire Avec l'arithmetique a virgule fixee, une virgule est placee
immediatement a droite de la position de chiffre de moindre poids, ou
placee immediatement a droite de la position de s igne, avant la
premiere position de chiffre Avec az Itbhmetiqoe auvirgue flottante,
un nombre est represente par
un signe, une figure, encore appelee mantisse, et un exposant.
La figure peut etre representee en notation a virgule fixee
et l'exposant peut etre un entier positif ou negatif.
On doit comparer et rendre egaux les exposants de
deux nombres en virgule flottante avant de pouvoir les addi-
tionner ou les soustraire Il existe souvent une unite arith-
metique separee pour executer les calculs sur les exposants,
simultanement aux calculs sur les figures, pour ameliorer la vitesse
de fonctionnement Dans les operations arithemtiques
en virgule flottante normalisees, un nombre en virgule flot-
tante est normalise si la position de chiffre de plus fort poids d'une
figure contient un chiffre different de zero La normalisation
necessite de decaler la figure vers la gauche, ce qui fait sortir les
zeros de tete redondants presents dans les positions de chiffre de
plus fort poids, et l'exposant est diminue de facon correspondante
jusqu'a ce qu'un chiffre
different de zero apparaisse a la position de plus fort poids.
En arithmetique normalisee, tous les nombres en virgule flottante
doivent etre pre-normalises avant de pouvoir etre manipules Par
consequent, apres chaque etape de calcul -i:j::: - intermediaire, des
procedures de renormalisation doivent
etre accomplies pour assurer l'integrite de la forme normali-
see Les representations de nombres en virgule flottante sont decrites
dans de nombreux textes, parmi lesquels l'ouvrage intitule "Computer
Arithmetic: Principles, Architecture and
',Design", Kai Hwang, John Wiley and Sons, 1979.
, L'addition en virgule flottante necessite des
decalages pour l'alignement des operandes et pour la normali-
- sation des resultats Le nombre de decalages effectues n'est:: 10
limite que par la longueur de la figure et par un algorithme --
d'arrfbdi particulier qui est utilise Le nombre maximal de:, decalages
accomplis dans un systeme de numeration binaire
,est fxequemment egal au nombre de bits de la figure, plus un.
not equal to - Les ordinateurs qui comprennent des circuits de:is 15
decalage limites a un nombre de decalages correspondant a
quelques bits a la fois consacrent beaucoup de temps a effec-
:' tuer de facon repetitive de longues operations de decalage.
: Les circuits de decalage ayant une plus grande plage de deca-
j Slage peuvent accomplir un decalage d'alignement ou de norma-
:,20 lisation en une seule operation et ils presentent generale-
-:l: ment un retard de propagation notablement superieur a celui::
d'uun seul passage par un plus petit circuit de decalage Dans
l'art anterieur, l'addition en virgule flottante a ete reali-
?' see d'une maniere selon laquelle l'alignement et la normali-
::? 25 sation sont accomplis, pour chaque operation, par un
seul?"':passage dans un circuit de decalage a plusieurs chiffres, ou,
par autant depassag Squ'il est necessaire dans un circuit de
-l-' decal 1 ge court, pour accomplir plusieurs decalages.
O-:-' L'invention decrit une unite arithmetique destinee
a accomplir une operation de decalage avec un temps d'execu-
tion notablement reduit sur la partie de figure de nombres
en virgule flottante Des circuits de decalage sont necessai-
-: res pour remplir les fonctions d'alignement et de normalisa-
L,, tion pendant une addition en virgule flottante, et un mot
numerique ne passe qu'une seule fois dans le circuit de deca-
lage pour accomplir chacune de ces fonctions Les circuits de decalage
comprennent des circuits de decalage a un seul -; chiffre pour decaler
d'une seule position les chiffres d'un -,1- -
252217 1
mot numerique et un circuit de decalage a plusieurs chiffres pour'
decaler de plusieurs positions des chiffres contenus dans un mot
numerique Le circuit de decalage a plusieurs chiffres est capable
d'effectuer des decalages a gauche et a droite tandis qu'un circuit de
decalage d'un seul chiffre -necessite seulement la possibilite
d'effectuer des decalages a droite ou des decalages a gauche, mais non
les deux Le circuit de decalage de plusieurs chiffres comprend un
circuit de decalage circulaire et il n'est pas traverse plus d'une
fois-par un mot numerique pendant une operation d'addition en virgule
flottante Une unite arithmetique et logique est connectee en parallele
sur le circuit de decalage a plusieurs chiffres et des circuits de
decalage a un seul chiffre sont connectes a l'entree et a la sortie de
l'unite arithmetique et logique; cependant, un mot numerique n'est pas
oblige de traverser l'unite arithmetique et logique dans le seul but
d'acceder a un circuit de decalage L'execution d'une opera-
tion d'addition en virgule flottante s'effectue sous la com-
mande d'un microprogramme Cette configuration de circuits de decalage
connectes a une unite arithmetique et logique procure les moyens
necessaires pour diminuer le temps d'execution
d'une operation d'addition en virgule flottante.
L'invention decrit en outre un ordinateur comprenant
une memoire destinee a enregistrer des mots numeriques compre-
nant des donnees et des instructions, une unite arithmetique
principale et une unite arithmetique d'exposant destinees a remplir
des fonctions arithmetiques et logiques, une unite de commande
destinee a generer des signaux pour l'accomplissement
d'operations de l'ordinateur, une unite d'entree-sortie desti-
nee a commander l'entree de mots numeriques dans l'ordinateur et leur
sortie de l'ordinateur, un bus d'ordinateur destine a interconnecter
la memoire, les unites arithmetiques et l'unite
d'entree-sortie, et un bus d'entree-sortie destine a transfe-
rer des mots numeriques vers l'ordinateur et a partir de ce dernier
L'unite arithmetique principale comprend en outre deux types de
circuits de decalage destines a accomplir une operation d'addition en
virgule flottante, comprenant une fonction d'alignement et de
normalisation, et un mot numerique ne traverse qu'une seule fois les
circuits de decalage pour remplir chacune de ces fonctions Les
circuits de decalage comprennent des circuits de decalage d'un seul
chiffre devant etre capable d'effectuer un decalage a gauche ou un
decalage a droite, mais non les deux, et un circuit de deca- lage a
plusieurs chiffres qui est capable d'effectuer des decalages a gauche
et a droite Le circuit de decalage a plusieurs chiffres comprend
lui-meme un circuit de decalage circulaire et un mot numerique ne le
traverse pas plus d'une
fois pendant une operation d'addition en virgule flottante.
L'unite arithmetique et logique est connectee en parallele
sur le circuit de decalage-a plusieurs chiffres et les cir-
cuits de decalage a un seul chiffre sont connectes a l'en-
tree et a la sortie de l'unite arithmetique et logique; cependant, un
mot numerique n'est pas oblige de traverser l'unite arithmetique et
logique dans le seul but d'acceder a un circuit de decalage
L'accomplissement de toutes les operations de l'ordinateur s'effectue
sous la commande d'un microprogramme Cette configuration de circuits
de decalage connectes a une unite arithmetique et logique procure les
moyens necessaires pour diminuer le temps d'execution d'une
operation d'addition en virgule flottante.
L'invention decrit en outre un procede d'accom-
plissement d'une operation d'addition en virgule flottante comprenant
les acticms suivantes-: on remplit des fonctions
d'alignement et de normalisation avec des circuits de deca-
lage, d'une maniere telle qu'un mot numerique ne traverse
qu'une seule fois un circuit de decalage pour remplir chacu-
ne de des fonctions, on decale d'une position des chiffres
appartenant au mot numerique en utilisant un circuit de deca-
lage d'un seul chiffre, on decale de plusieurs positions des chiffres
appartenant au mot numerique en utilisant un circuit de decalage de
plusieurs chiffres connecte a un circuit de decalage d'un seul
chiffre, le mot numerique ne traversant pas plus d'une fois le circuit
de decalage de plusieurs
chiffres au cours d'une operation d'addition en virgule flot-
tante, et on remplit une fonction d'addition en utilisant une
unite arithmetique et logique connectee aux circuits de deca-
25221 7 1
lage, en faisant en sorte que le mot numerique ne soit pas oblige de
traverser l'unite arithmetique et logique dans le seul but d'acceder a
un circuit de decalage Les actions de decalage de chiffres comprennent
des decalages a gauche et a droite dans le mot numerique, et l'action
consistant a remplir une fonction d'addition comprend l'addition de
deux mots
numeriques de figure L'action de decalage de plusieurs posi-
tions de chiffres contenus dans un mot numerique fait inter-
venir un circuit de decalage circulaire Ce procede comprend
en outre l'actionqui consiste a generer des signaux de com-
mande en utilisant une commande par microprogramme, ces
signaux de commande validant simultanement des voies paralle-
les, avec un circuit de decalage de plusieurs chiffres dans une voie
et une unite arithmetique et logique dans une autre
voie, et les signaux de commande selectionnent pour l'enre-
gistrement le signal de sortie d'une seule des voies, selon une
determination faite en fonction de conditions relatives
a l'etat de la machine.
L'invention sera mieux comprise a la lecture de la
description qui va suivre d'un mode de realisation et en se
referant aux dessins annexes sur lesquels: La figure 1 est un schema
synoptique fonctionnel de l'invention; La figure 2 est un schema
synoptique general d'un ordinateur montrant une unite arithmetique
principale qui utilise une architecture a virgule flottante conforme a
l'invention;
La figure 3 montre une realisation logique du dis-
positif de l'invention represente sur la figure 2; La figure 4 est un
schema synoptique fonctionnel
du circuit de decalage circulaire 18 represente sur la figu-
re 1 et la figure 2; et La figure 5 est un organigramme d'un
microprogramme d'une operation d'addition en virgule flottante que
realise
l'invention.
On va maintenant considerer la figure 1 qui montre un schema
synoptique fonctionnel d'une unite arithmetique
principale 64, destinee a accomplir des operations arithmeti-
ques sur une partie de figure, encore appelee mantisse, d'un nombre ou
d'un mot numerique en virgule flottante On
l'utilise en association avec une unite arithmetique d'expo-
sant en virgule flottante, 66, de type classique, representee sur la
figure 2, et avec des signaux de commande appropries, pour accomplir
des operations arithmetiques en virgule flottante Un systeme de
numeration a basedans lequel la valeur de la base, r, est egale a
deuxconstitue ce qu'on appelle communement le systeme de numeration
binaire Un chiffre dans le systeme de numeration binaire est appele un
bit, et dans les systemes de numeration ayant des valeurs de base plus
elevees pour r, un plus grand nombre de chiffres binaires ou de bits
sont necessaires pour coder chaque chiffre de la base r Un mot
numerique comprend un ensemble de chiffres alignes dans des positions
adjacentes pour former une representation numerique Des registres 10
enregistrent
les figures de mots numeriques ou de nombres en virgule flot-
tante a additionner Un circuit de decalage a droite 12 appli-
que un decalage a droite d'un seul chiffre, lorsque c'est necessaire,
aux mots numeriques comprenant un ou plusieurs chiffres qui sont
transferes a partir des registres 10 Une unite arithmetique et logique
(UAL) 14 effectue l'addition de deux mots numeriques ou nombres
representant des figures
qui sont appliques a ses entrees, elle effectue des opera-
tions logiques sur ces mots numeriques ou elle transmet sim-
plement les mots numeriques sans modification vers un circuit
de decalage a gauche d'un seul chiffre, 16 Le registre cir-
culaire 18 qui est branche en parallele sur la voie contenant l'UAL 14
connectee au circuit de decalage a gauche 16, donne la possibilite
d'effectuer un decalage a gauche ou a droite d'un nombre de chiffres
arbitraire Un bus A, 20, un bus B,
22 et un bus F, 24, facilitent le transfert de mots numeri-
ques pendant une operation arithmetique en virgule flottante.
Le bus A, 20 applique un operande en virgule flottante a une entree de
l'UAL 14 ou un mot numerique au circuit de decalage circulaire 18 Le
bus B, 22, applique un operande en virgule
flottante a une seconde entree de l'UAL 14, ou un mot numeri-
que au circuit de decalage circulaire 18, ou bien il transfe-
re un mot numerique vers les registres 10 Le bus F, 24, transmet les
resultats intermediaires ou finals d'operations arithmetiques en
virgule flottante vers les registres 10 ou
vers d'autres parties d'un ordinateur a virgule flottante.
La sequence des operations qui sont accomplies dans l'unite
arithmetique principale 64, y compris les calculs sur les figures, est
determinee par un circuit de commande par microprogramme 30 connecte a
un decodeur 31 qui fournit les signaux de commande 35 necessaires,
bases dans certains cas sur certaines conditions d'etat de machine,
33,
qui existent pendant certaines operations particulieres.
On va maintenant considerer la figure 2 qui montre l'unite
arithmetique principale 64 dans un schema synoptique general d'un
ordinateur En combinaison avec une unite arithmetique d'exposant 66,
l'unite arithmetique principale 64 forme une unite arithmetique
globale 62 destinee a l'accomplissement d'operations arithmetiques en
virgule
fixee et en virgule flottante Une memoire 68 offre la possi-
bilite d'enregistrer des donnees et des instructions Une unite
d'entreesortie 70 commande l'entree de mots numeriques dans
l'ordinateur et la sortie de ces mots, sur un bus d'entree-sortie 74
Des bus d'ordinateur 60 interconnectent
l'unite arithmetique 62, la memoire 68 et l'unite d'entree-
sortie 70, pour le transfert de donnees et d'instructions.
Une unite de commande 72 fait appel a des techniques de com-
mande par microprogramme utilisant une memoire morte et elle
genere les signaux de commande 35 destines a l'accomplisse-
ment de toutes les operations dans l'ordinateur.
Une operation d'addition en virgule flottante necessite en general les
etapes fonctionnelles suivantes (1) comparaison et alignement des
exposants, (2) addition, (3) normalisation, (4) arrondi et (5)
renormalisation La comparaison d'exposants de l'etape 1 peut etre
accomplie dans l'unite arithmetique principale mais elle est accomplie
de preference dans une unite arithmetique d'exposant separee, 66,
comme il est represente sur la figure 2, dans le but
d'ameliorer la vitesse Si l'alignement necessite un decala-
ge de plus d'un chiffre, les operations de normalisation ne
necessitent au plus qu'un decalage d'un seul chiffre.
L'architecture a circuits de decalage paralleles, represen-
tee sur la figure 1, place 1 'UAL 14 dans une voie et la possibilite
de decalage de plusieurs chiffres procuree par le circuit de decalage
circulaire 18 dans une seconde voie. Cependant, un circuit de decalage
a droite 12 procure une possibilite de decalage d'un seul chiffre, et
le circuit de
decalage a gauche, 16, est incorpore dans la voie de UAL.
Cette technique n'utilise-le circuit de decalage circulaire 18 que
lorsque c'est necessaire, et au plus une fois par
operation d'addition en virgule flottante, soit pour la nor-
malisation, soit pour l'alignement, mais non pour les deux.
Tous les autres decalages necessaires sont assures par les circuits de
decalage d'un seul chiffre tels que le circuit de decalage a droite 12
et le circuit de decalage a gauche 16 La decision d'utiliser le
circuit de decalage circllaire 18 pour l'alignement ou
la-normalisation est prise lorsq e
ces operations necessitent des decalages de plus d'un chiffre.
Si l'alignement necessite un decalage de plus d'un chiffre,
le circuit de decalage circulaire 18 est utilise pour l'ali-
gnement Si l'alignement est un decalage de zero ou d'un
chiffre, on utilise un circuit de decalage d'un seul chiffre-
pour l'alignement et on reserve le circuit de decalage circu-
laire 18 pour la normalisation, si necessaire L'architecture
comportant des circuits de decalage en parallele entraine une
reduction notable du temps d'execution pour l'accomplissement d'une
addition en virgule flottante,-en minimisant le temps passe dans les
operations de decalage et en limitant les passages'dans un circuit de
decalage circulaire a un passage destine a l'accomplissement d'une
etape fonctionnelle telle
qu'un alignement.
Le tableau 1 en annexe resume trois sequences
d'addition en virgule flottante, chacune d'elles etant utili-
see en fonction des nombres reels sur lesquels porte l'opera-
tion L'une des trois sequences A, B ou C est accomplie pen-
dant l'execution d'une addition en virgule flottante avec
l'architecture a circuits de decalage paralleles La sequence qui est
executee depend des nombres en virgule flottante
252217 1
reels qui sont manipules On peut cependant montrer que les sequences A
et C apparaissent notablement plus frequemment que la sequence B.
La figure 5 montre un organigramme de microprogram-
me correspondant a une operation d'addition en virgule flottante,
realisee par le dispositif de l'invention des figures 1 et 3 Les cases
d'execution dessinees a cote des
cases de decision indiquent des operations qui sont execu-
tees au moment oA? la decision est prise Une action qui est
conditionnee a l'etat de la machine est indiquee Un etat desire
correspondant a une condition de branchement n'est pas disponible
jusqu'au debut d'un cycle de traitement ou
d'un microcycle pour lequel il est necessaire Par conse-
quent, la voie de traitement de l'UAL 14 et la voie de trai-
tement du circuit de decalage circulaire 18, representees sur la
figure 1, sont executees simultanement A la fin du
cycle, le signal de sortie de l'une des voies est selection-
ne pour l'enregistrement et un branchement est execute, sous
la dependance de l'etat de la machine L'execution simulta-
nee de la voie de 1 'UAL 14 et de la voie du circuit de deca-
lage circulaire 18 sous la commande du circuit de commande
par microprogramme 30 tend a compenser la vitesse de fonc-
tionnement plus lente d'une unite de commande microprogram-
mee La case en pointilles designant une comparaison d'exposants dans
l'unite arithmetique d'exposant 66 est
incorporee a titre indicatif sur l'organigramme de micropro-
gramme de la figure 5, du fait que cette operation fait partie
integrante d'une operation arithmetique en virgule flottante
necessitant un microcycle, comme il est indique dans le tableau 1,
cette operation etant connue de l'homme
de l'art.
Lorsqu'un alignement portant sur zero ou un seul chiffre est
necessaire pendant une instruction d'addition en virgule flottante,
l'alignement et l'addition sont accomplis en un seul microcycle en
utilisant le circuit de decalage
d'un seul chiffre a droite, 12, connecte a la voie de l'UAL.
Si une premiere normalisation necessite-un decalage a droi-
te,, aucune renormalisation n'est necessaire apres l'arrondi.
- -;, 2522 1 7 1
-:Par consequent, la renormalisation du quatrieme microcycle,
A.> iindiquee dans le tableau 1, peut etre effectuee en utili-
1 sant un circuit de decalage a droite d'alignement 12 connec-
-7 ' te a l'entree -de i'UAL 14 et un circuit de decalage a gau-
che d-'un seul chiffre, 16, connecte a la sortie de l'UAL 14. Le
dernier microcycle de chaque sequence representee dans le tableau 1
prevoit trois cas de normalisation qui sont les' ' suivants: t"
Decalage de normalisation; un seul chiffre vers la 0 droite percent '>
Le circuit de decalage a droite 12 decale le resultat ' d'un chiffre
vers la droite, puis le poids d'un chiffre j ' arrondi est additionne
pour arrondir le resultat Aucune
renormaiisation n'est necessaire.
2 Pas de decalage de normalisation Le circuit de decalage a droite 12
decale le resultat d'un chiffre vers la-droite, puis le poids d'un
chiffre -, arrondi deplace d'un chiffre vers la droite est additionne:
pour -arrondir le resultat Si le resultat n'est pas alors normalise,
le circuit de decalage a gauche 16 effectue un decalage a gauche d'un
seul chiffre pour placer la figure
n sous la forme finale.
-CZ;' 3: Decalage de normalisation; un seul chiffre vers la est gauche
Le ci Qrcuit de decalage a droite 12 transmet le resultat t- sans
decalage, puis le poids d'un chiffre arrondi deplace d'un Chiffre vers
la droite est additionne pour arrondir le
7 ' resultats Si le resultat n'est pas alors normalise, le cir-
o;.: cuit de decalage a gauche 16 effectue un decalage a gauche
e;,, 30 d'un seoul chiffre pour placer la figure sous la forme fina-
: ' le.
?; S,;
"- percent ::f Dans les trois cas, une unite arithmetique
d'exposant 66, representee sur la figure 2, ajuste la par-
-'tie d'exposant du nombre en virgule flottante, pendant que u; < 35
la figure passe par l'UAL 14 et le circuit de decalage a gauche 16 Un
exposant est fusionne en un mot numerique "; avec sa figure, avant
l'enregistrement du mot numerique de
-: resultat.
$l On va maintenant considerer la figure 3 qui montre un mode de
realisation logique detaille du dispositif de l'invention represente
sur la figure 1 Dans le mode de
realisation prefere, il s'agit d'un unite arithmetique prin-
cipale rapide 64 destinee a effectuer des calculs de figure dans un
ordinateur en virgule flottante a trente-deux bits (base egale a 2),
sous la commande de l'unite de commande microprogrammee 72, de la
maniere indiquee par le circuit de commande-par microprogramme 30 et
le decodeur 31, bien que l'invention soit egalement applicable a des
longueurs de mot autres que trente-deux bits, a d'autres bases et a
d'autres techniques en ce qui concerne l'unite de commande.
Certains des signaux de commande 35 sont generes en fonc
tion de certaines conditions d'etat 33 concernant la machi-
ne Le fichier de registre 42 contient 48 mots avec 32 bits par mot; il
s'agit d'un fichier a deux acces dont un acces est uniquement un acces
de lecture tandis que le second acces est un acces de lecture/ecriture
Ce fichier peut etre realise avec des circuits integres de memoire
vive du type 29705 A Des donnees de figure en virgule flottante
destinees a etre traitees sont appliquees par le bus A, 20 et le bus
B, 22 Une sortie du fichier de registre 42 est connectee au bus A, 20,
et la seconde sortie est connectee au bus B, 22 Des donnees peuvent
egalement etre placees sur le bus B, 22, par l'intermediaire de la
ligne d'entree
de donnees 26 ou a partir de la sortie du registre C, 36.
En plus du fichier de registre 42, il existe un registre A 32, un
registre B, 34 et un registre C,36, se
presentant sous la forme de registres de travail a trente-
deux bits destines a un enregistrement intermediaire rapide des
operandes, et chacun d'eux peut etre realise avec des circuits
integres 54 F 374 Le registre A recoit des donnees
provenant du bus A, 20, par l'intermediaire du circuit sepa-
rateur 50, ou provenant d'un bus F, 24 Le bus F, 24, trans-
fere des donnees a partir des unites arithmetiques et logi-
-ques 44 et 14, en passant respectivement par le circuit
separateur 52 et le circuit de decalage 26, ou bien a par-
tir du circuit de decalage circulaire 18 ou de sources
*:2 1
1 2522171
o-t es telles que des circuits logiques relatifs aux ope-
rations de multiplication ou de division La sortie du
registre A 32 est directement connectee au circuit de deca-
lage a droite, 40 L'entree du registre B, 34, est connectee au bus B,
22, et sa sortie est directement connectee au cir- cuit de decalage a
droite 38 L'information d'entree du
registre C, 36, provient du bus F, 24, ou du bus A, 20, par -
l'intermediaire du circuit separateur 50 La sortie du regis-
tre C, 36, est directement connectee au bus B, 22 Le regis-
tre C, 36, assure un enregistrement temporaire et remplace
le registre B, 34, pendant certains microcycles L'utilisa-
tion d'un registre C, 36, s'avere moins couteuse que l'utili-
sation de multiplexeurs supplementaires a l'entree du regis-
tre B, 34, pour etablir une voie allant du bus F, 24 vers le
bus B, 34, et, en plus, ceci fait gagner du temps.
En considerant toujours la figure 3, on voit que
deux unites arithmetiques et logiques 14 et 44 sont utili-
sees en parallele, essentiellement pour ameliorer les opera-
tions de soustraction en virgule flottante Le bus A, 20 et le bus B,
22, appliquent les deux operandes aux deux UAL 14 et 44 La sortie de
l'UAL 14 est connectee au circuit de
decalage a bauche 16, comme il est represente de facon simi-
laire sur la figure 1, et le bit de signe est applique au circuit
logique de signe en virgule flottante, 48 La sortie de l'UAL 44 est
connectee au circuit separateur 52, dont la
sortie est connectee au bus F, 24 Avec ces deux UAL bran-
chees en parallele, l'une genere un resultat qui est le com-
plement a deux du resultat de l'autre On selectionne l UAL
qui a le resultat positif, ce qui evite la necessite d'inver-
ser un resultat negatif en complement a deux, pour lui donner la forme
signe/valeur absolue, qui est la forme pour la figure d'un nombre en
virgule flottante Les signes associes a chaque operande charge dans
les UAL, ainsi que le signal de sortie de signe de l'UAL 14,sont
appliques au circuit logique de signe en virgule flottante, 48, qui
determine le signefinal approprie pour le resultat qui est obtenu par
les operations des UAL Le signal de sortie du circuit logi-
que de signe en virgule flottante est transfere vers le bus F, 24, par
le circuit separateur 54 Pendant l'execution d'une fonction d'arrondi,
une constante appropriee appelee un chiffre arrondi (ou un bit arrondi
dans le systeme
binaire) est applique a l'UAL 14 par la memoire morte pro-
grammable de litteral 46, par l'intermediaire du bus B, 22.
Chacune des UAL 14 et 44 peut Jtre realisee a l'aide de cir-
cuits integres des types 54 F 181 et 54 F 182, pour constituer une UAL
a trente-deux bits avec report anticipe Chaque UAL accomplit les
operations arithmetiques et logiques dont la liste figure dans le
tableau 2, en annexe, dans lequel A et B designent les signaux
d'entree d'une UAL Les circuits separateurs 50, 52 et 54 peuvent etre
realises a l'aide de
circuits integres du type 54 F 244 Le bus A et le bus B peu-
vent 8 tre realises avec des circuits integres a trois etats 54 F 258,
et le bus F peut 8 tre realise avec des circuits
integres du type 54 F 244.
* On va maintenant considerer la figure 4 qui repre-
sente un circuit de decalage de plusieurs bits, ou circuit de decalage
circulaire, 18, qui etablit l'une des deux voies
de circuit de decalage, comme il est represente sur la figu-
re 1 et sur la figure 3, et qui procure une possibilite de decalage de
plusieurs chiffres On utilise ici l'expression "circuit de decalage
circulaire" pour designer un ensemble d'elements logiques capable
d'effectuer des decalages vers la droite et vers la gauche de longueur
arbitraire, afin d'effectuer un alignement ou une normalisation en une
seule traversee fonctionnelle du circuit de decalage circulaire, dans
le cadre d'une operation relative a une instruction
d'addition en virgule flottante Le circuit de decalage cir-
culaire 18 est capable d'effectuer un decalage ou une rota-
tion sur 64 bits de donnees binaires et il comprend les
quatre etages logiques de multiplexeurs suivants: multiple-
xeurs de donnees d'entree 100 et 102, multiplexeur de rota-
tion de multipletsl O 4, multiplexeur de rotation de bits 108
et multiplexeur de condition finale 114.
Les multiplexeurs de donnees d'entree 100 et 102 selectionnent l'une
des deux quantites a trente-deux bits
provenant du bus A, 20, ou du bus B, 22 Le bus A, 20, four-
252217 1
nit un signal d'entree correspondant a 32 bits de moindre
poids et le bus B, 22, fournit un signal d'entree correspon-
dant a 32 bits de plus fort poids De plus, les trente-deux
bits de moindre poids d'un mot de donnees peuvent etre appli-
ques au multiplexeur de donnees d'entree 102 sous la forme d'un
ensemble de zeros 101, pour accomplir une insertion de zeros lorsqu'on
desire effectuer un decalage d'une quantite a trente-deux bits On
accomplit une rotation de 32 bits en selectionnant le signal d'entree
de facon que les 32 bits de plus fort poids soient reproduits pour les
32 bits de moindre poids Les sorties des multiplexeurs de donnees
d'entree sont connectees a un multiplexeur de rotation de multiplets
8:1, 1 C 4, qui positionne chaque multiplet de donnees a 8 bits sur
une frontiere de multiplet pendant une operation de decalage ou de
rotation Un circuit logique de traduction 106 definit le format des
valeurs de decalage de la maniere necessaire pour effectuer des
rotations de multiplets Les sorties du
multiplexeur de rotation de multiplets 8:1, 104, sont con-
nectees a l'entree du multiplexeur de rotation de bits 8:1,
108, qui fait tourner les donnees dans une plage de 8 posi-
tions, afin d'amener les donnees a une position finale La sortie du
multiplexeur de rotation de bits 8:1, 108, est connectee au
multiplexeur de condition finale 2:1, 114, qui modifie les positions
de bit des donnees de la maniere
necessaire pour effectuer une extension de signe ou une inser-
tion de zero si une operation de decalage (par opposition a une
operation de rotation) a ete executee Les sorties du
multiplexeur de condition finale 114 sont directement con-
nectees a un registre Q 56 (represente sur la figure 3) et
au bus F, 24.
Les multiplexeurs de donnees d'entree 100 et 102
et le multiplexeur de condition finale 114 peuvent etre rea-
lises en utilisant des circuits integres 54 F 257 Le multi-
plexeur de rotation de multiplets 104 et le multiplexeur de rotation
de bits 108 peuvent etre realises en utilisant des
circuits integres 54 F 151.
On va maintenant considerer le deroulement d'une addition en virgule
flottante, en se referant a la figure 3,
252217 1
a la figure 5 et au tableau 1 le microprogramme de commande
comprend des micro-instructions pour accompl ir des opera-
tions de l'ordinateur telles qu'une addition en virgule flottante La
duree d'execution d'une micro-instruction constitue ce qu'on appelle
un microcycle Les quatre micro-
cycles suivants accomplissent une addition en virgule flot-
tante:
Microcycle 1: Les figures des operandes apparais-
sent sur le bus A, 20, et le bus B, 22, soit sous la forme
de donnees d'entree 26, soit sous la forme de donnees prove-
nant du fichier de registre 42, et elles sont transferees vers le
registre A, 32, et le registre B, 34 Simultanement, l'unite
arithmetique d'exposant 66 representee sur la figure 2 compare les
exposants associes a chaque figure et determine quelle figure
necessite un alignement A ce moment, l'unite logique de signe en
virgule flottante, 48, determine les
signes des operandes.
Microcycle 2: Si un decalage de fonction d'aligne-
ment, determine par l'unite arithmetique d'exposant 66,
depasse un, la figure particuliere qui necessite un aligne-
ment est acheminee du registre A, 32, ou du registre E, 34,
vers le circuit de decalage circulaire 18, par lil'ntermediai-
re des circuits de decalage a droite 40 ou 38, et du bus A,, ou du bus
B, 22, respectivement Le bit de moindre poids du nombre de chiffres de
decalage pour l'alignement commande
le circuit de decalage d'un bit vers la droit percent pour le con-
tenu du registre selectionne Les bits restants du nombre de chiffres
de decalage pour l'alignr ement commandent le circuit
de decalage circulaire 18 Une figure d'ope ande sort du cir-
cuit de decalage circulaire 18 en etant alignee et elle est
enregistree dans le registre A, 32, si le contenu de ce registre a ete
selectionne pour l'alignement, ou dans le
registre C, 36, si le contenu du registre B a ete selection-
ne pour l'alignement Si le nombre de chiffres de decalage pour
l'alignement est zero ou un, la figure selectionnee sort du circuit de
decalage a droite 38 ou 40 associe en etant deja alignee; elle
traverse alors les UAL paralleles
14 et 44 dans lesquelles la fonction d'addition est accom-
plie Le resultat sous forme positive est enregistre dans
le registre A, 32.
Microcycle 3: Si le circuit de decalage circulaire 18 a ete utilise
pour aligner le contenu du registre A, 32, les contenus de ce registre
et du registre B, 34, sont main- tenant additionnes dans les UAL 14 et
44, et le resultat est enregistre dans le registre A, 32 Si le circuit
de decalage
circulaire 18 a ete utilise pour aligner le contenu du regis-
tre B, 34, les contenus du registre A, 32, et du registre C, 36, sont
maintenant additionnes dans les UAL 14 et 44 et le resultat est
enregistre dans le registre A, 32 Si l'addition a ete achevee dans le
microcycle 2, la normalisation est maintenant accomplie Si le decalage
de normalisation est d'un bit ou moins, une normalisation, un arrondi
et une renormalisation sont effectues en utilisant le registre A, 32,
le circuit de decalage a droite 40, l'UAL, 14 et le circuit de
decalage a gauche, 16, de la maniere decrite precedemment en relation
avec le tableau 1 Un chiffre ou un bit d'arrondi est introduit dans la
position appropriee du signal d'entree de l UAL par la memoire morte
programmable de litteral, 46, par le bus B, 22 Le signal de Sortie du
circuit de decalage a gauche 16 est la figure du resultat, qui est
enregistree dans le fichier de registre 42 ou qui est transferee
ailleurs par le bus F, 24, en compagnie du signe du resultat, genere
par l'unite logique de signe en virgule flottante, 48 Si la
normalisation necessite un decalage de plus d'un bit, on uti-
lise le circuit de decalage circulaire 18 pour decaler le contenu du
registre A, 32, et le resultat est reenregistre
dans le registre A, 32.
Microcycle 4: Si le circuit de decalage circulaire 18 a ete utilise
pour un alignement portant sur plusieurs bits, la normalisation
necessaire ne peut etre au maximum qu'une normalisation d'un bit La
normalisation, l'arrondi et la renormalisation sont executes dans le
cas ou l'addition a ete achevee dans un cycle precedent et oA? une
normalisation
a plusieurs bits n'est pas necessaire Si le circuit de deca-
lage circulaire 18 a ete utilise pour une normalisation a
plusieurs bits, un arrondi et une renormalisation sont execu-
tes sur le contenu du registre A, 32, en utilisant 1 'UAL 14,
le circuit de decalage a gauche 16 et la memoire morte pro-
grammable de litteral 46 Ceci correspond au cas de la nor-
malisation, de l'arrondi et de la renormalisation, dans lequel le
resultat est normalise au moment oA? le microcycle commence. Il va de
soi que de nombreuses modifications peuvent etre apportees au
dispositif decrit et represente, sans sortir du cadre de l'invention
Par exemple, un circuit de decalage a plusieurs chiffres ou un circuit
de decalage circulaire peut etre realise avec une configuration
logique
autre que celle decrite ici, pour remplir une fonction iden-
tic.
252217 1
ANNEXE
TABLEAU 1
SEQUENCES D'ADDITION EN VIRGULE FLOTTANTE
Sequence Operations des microcycles A 1 Comparaison des exposants et
chargement des donnees d'entree
2 Alignement dans le circuit de decalage cir-
culaire 3 Addition 4 Normalisation, arrondi, renormalisation et
enregistrement du resultat B 1 Comparaison des exposants et chargement
des donnees d'entree 2 Alignement de-zero ou un chiffre et addition 3
Normalisation dans le circuit de decalage circulaire 4 Arrondi,
renormalisation et enregistrement du resultat C 1 Comparaison des
exposants et chargement des donnees d'entree 2 Alignement de zero ou
un chiffre et addition 3 Normalisation, arrondi, renormalisation et
enregistrement du resultat
TABLEAU 2
FONCTIONS DE L'UNITE ARITHMETIQUE ET LOGIQUE
Fonctions Logiques Non A Non (A et B) Non A ou B Un Non (A ou B) Non B
A Non-Ou Exclusif B A ou Non B Non A et B A Ou-Exclusif B B A ou B
Zero A et Non B A et B A Fonctions arithmetiques A A et B A et Non B
Zero A Plus (A ou Non B) (A et B) Plus (A ou Non B) A Moins B A ou Non
B A Olus (A ou B) A Plus B (A et Non B) Plus (A ou B) A ou B A +A (A
et B) Plus A (A et Non B) Plus A A
252217 1
R V E i N D I C A T I O N S
1 Dispositif de calcul caracterise en ce qu'il con-
prend, en combinaison: des moyens de decalage (12, 16, 18) destines a
L'accomplissement d'une operation d'addition en virgule flottante
comprenant des fonctions d'alignerlent et de normalisation, ces moyens
de decalage n'etant traverses qu'une seule fois par un mot numerique
pour accomplir chacune de ces fonctions; ces moyens de decalage
comprenant des moyens de decalage d'un seul chiffre (12, 16) destines
a decaler d'une
position des chiffres du mot numerique pendant ladite opera-
tion; ces moyens de decalage comprenant en outre des moyens de
decalage de plusieurs chiffres (18) connectes aux moyens
de decalage d'un seul chiffre (12, 16) pour decaler de plu-
sieurs positions des chiffres appartenant au mot numerique,
ces moyens de decalage de plusieurs chiffres n'etant pas tra-
verses plus d'une fois par le mot numerique pendant l'opera-
tion d'addition en virgule flottante; et des moyens arithme-
tic (14) destines a l'accomplissement de l'operation d'ad-
dition en virgule flottante, comprenant des moyens destines a
accomplir une fonction d'addition, ces moyens arithmetiques etant
connectes aux moyens de decalage (12, 16, 18), de facon que le mot
numerique ne soit pas oblige de traverser les moyens arithmetiques
dans le seul but d'acceder aux moyens
de decalage.
23 2 Dispositif selon la revendication 1, caracterise en ce que les
moyens de decalage (12, 16, 18) accomplissent des decalages a gauche
et a droite de chiffres appartenant
au mot numerique.
3 Dispositif de calcul caracterise en ce qu'il com-
prend, en combinaison: des moyens de decalage (12, 16, 18)
destines a accomplir une operation d'addition en virgule flot-
tante comprenant des fonctions d'alignement et de normalisa-
tion, ces moyens de decalage n'etant traverses qu'une seule
fois par un mot numerique pour accomplir chacune de ces fonc-
tions; ces moyens de decalage comprenant un circuit de de-
calage A droite d'un seul chiffre (12); et des moyens arith-
metiques (14) connectes a la sortie du circuit de decalage
a droite (12) pour effectuer l'operation d'addition en vir-
gule flottante et comprenant des moyens destines a accomplir une
fonction d'addition; les moyens de decalage comprenant en outre un
circuit de decalage a gauche d'un seul chiffre (16) qui est connecte a
la sortie des moyens arithmetiques (14), ces moyens aritluhmetiques
etant traverses par un mot numerique uniquement pour accomplir une
fonction aritihmetique
et non dans le seul but de permettre au mot numerique d'acce-
der aux moyens de decalage; et les moyens de decalage com-
prennent en outre un circuit de decalage de plusieurs chiffres (18)
qui est connecte aux circuits de decalage a droite (12), et est
branche en parallele sur les moyens arithmetiques (14), ce circuit de
decalage de plusieurs chiffres (18) n'etant pas
traverse plus d'une fois par le mot numerique pendant l'exe-
cution de l'operation d'addition en virgule flottante.
4 Dispositif de calcul caracterise en ce qu'il com-
prend, en combinaison: des moyens de decalage (12, 16, 18)
destines a accomplir une operation d'addition en virgule flot-
tante comprenant des fonctions d'alignement et de normalisa-
tion, ces moyens de decalage n'etant traverses qu'une seule
fois par un mot numerique pour accomplir chacune de ces fonc-
tions; ces moyens de decalage comprenant un circuit de de-
calage a droite d'un seul chiffre (12); des moyens aritlhie-
tic (14) connectes a la sortie du circuit de decalage AA droite (12)
pour accomplir l'operation d'addition en virgule
flottante, comprenant des moyens destines a accomplir une fonc-
tion d'addition; les moyens de decalage comprenant en outre un circuit
de decalage a gauche d'un seul chiffre (1 6) qui est connecte a la
sortie des moyens arithmetiques (14), ces moyens arithmetiques n'etant
traverses qu'une seule fois par un mot numerique pour accomplir une
fonction arithmetique,
et non dans le seul but de permettre au mot numerique d'acce-
der aux moyens de decalage; les moyens de decalage compre-
nant en outre un circuit de decalage de plusieurs chiffres (18)
connecte au circuit de decalage a droite et branche en parallele sur
les moyens arithmetiques, le circuit de deca- lage de plusieurs
chiffres n'etant pas traverse plus d'une fois par le mot numerique
pendant l'execution de l'operation d'addition en virgule flottante;
des moyens (32) destines
a appliquer aux moyens arithmetiques (14) un premier mot nu-
merique representant l'un des deux mots numeriques a addi-
tionner ensemble; et des moyens (34) destines a appliquer
aux moyens arithmetiques (14) un second mot numerique repre-
sentant un second des deux mots numeriques a additionner en-
semble.
5 Dispositif de calcul caracterise en ce qu'il com-
prend, en combinaison: des moyens de decalage (12, 16, 18)
destines a accomplir une operation d'addition en virgule flot-
tante comprenant des fonctions d'alignement et de normalisa-
tion, ces moyens de decalage n'etant traverses qu'une seule
fois par un mot numerique pour accomplir chacune de ces fonc-
tions; ces moyens de decalage comprenant un circuit de deca-
lage a droite d'un seul bit (12); des moyens arithmetiques (14)
connectes a la sortie du circuit de decalage a droite
(12) pour accomplir l'operation d'addition en virgule flottan-
te, comprenant des moyens destines a accomplir une fonction
d'addition; les moyens de decalage comprenant en outre un circuit de
decalage a gauche d'un seul bit (16) connecte a
la sortie des moyens arithmetiques (14), ces moyens arithme-
tic n'etant traverses par un mot numerique que pour accom-
plir une fonction arithmetique et non dans le seul but de per-
mettre au mot numerique d'acceder aux moyens de decalage; les moyens
de decalage comprenant en outre un circuit de decalage
de plusieurs bits (18) connecte au circuit de decalage a droi-
te, et branche en parallele sur les moyens arithmetiques, ce
circuit de decalags de plusieurs bits (1 l) n'etant pas tra-
verse plus d'une fois par le mot numerique pendant 1 'texecu-
tion de l'operation d'addition en virgale flottante; des moyens (32)
destines a appliquer aux moyens arithme,tic (14) un premier mot
numerique representant l'un des deuc mots numeriques a additionner
ensemble; et des moyens (34) destines a appliquer auxr moyens
arithmetiques (14) un second
mot numerique representant un second des deux mots numeri-
ques a additionner ensemble.
6 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce que le circuit de decalage a droite d'un
seul bit ou chiffre (12) comprend des moyens destines a ef-
fectuer un decalage a droite d'un seul bit ou chiffre ou a
n'effectuer aucun decalage de bit ou chiffre.
7 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce que le circuit de decalage a gauche d'un
seul bit ou chiffre (16) comprend des moyens destines a ef-
fectuer un decalage a gauche d'un seul bit ou chiffre ou a
n'effectuer aucun decalage de bit ou chiffre.
8 Dispositif selon l'une des revendications 1 a 35,
caracterise en ce que le circuit de decalage de plusieurs bits ou
chiffres (13) comprend des moyens destines a decaler des bits ou
chiffres d'un mot mnmerique de plusieurs positions
vers la gauche ou la droite.
9 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce que le circuit de decalage de plusieurs bits ou
chiffres (18) accomplit la fonction d'alignement ou
la fonction de normalisation, mais non les deux, pendant l'o-
peration d'addition en virgule flottante.
10 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce que les moyens arithmetiques (14) accom-
plissent la fonction d'addition sur deux mots numeriques de
figure pendant l'operation d'addition en virgule flottante.
11 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce que les moyens arithmetiques comprennent
une unite ar:thlnetique et logique (14).
12 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce que les moyens aritlhnetiques comprennent en outre
des noyens (43) destines a d and terminer le signe d'un mot numerique
resultant de l'operation d'addition en virgule flottante.
13 Dpositif selon l'une des revendications 1 a 5,
caracterise en ce que le circuit de decalage de plusieurs
bits consiste en un circuit de decalage circulaire (10).
14 Dispositif selon l'une des revendications 1 a 5,
caracterise en ce qu'il comprend un circuit de commande par
microprogramme (72) destine a generer des signaux' de commande.
Dispositif selon la revendication 14, caracterise
en ce que le circuit de commande par microprogramme (72) va-
lide simultanement des voies paralleles comprenant le circuit cde
decalage de plusieurs bits ou chiffres (18) et les moyens
arithmetiques (14), et ces moyens de commande selectionnent pour
l'enregistrement le signal de sortie provenant d'une seule des voies,
d'une manieire determinee par des conditions
d'etat de machine.
16 Ordinateur caracterise en ce qu'il comprend: une
memoire-(68) destinee a enregistrer des mots numeriques com-
prenant des donnees et des instructions; des moyens arith-
metiques (62) destines a accomolir des fonctions arithmeti-
ques et logiques, ces moyens arithmetiques comprenant une unite
arithmetique principale (64) et une unite arithmetique
d'exposant (66); des moyens de commande (72) destines a ge-
nerer des signaux pour l'accomplissement des operations de
l'ordinateur; des moyens d'entree-sortie (70, 74) destines a commander
le transfert de mots numeriques vers l'ordinateur
et a partir de celui-ci; et une structure de bus (60) desti-
ne C a interconnecter la memoire (68), les moyens arithmetiques
(62) et les m Ioyens d'entree-sortie (70, 74); et en ce que l'u-
nite arithmetique principale (64) comprend des moyens de deca-
lage (12, 13, 18) destines a accomplir une operation d'addi-
tion en virgule flottante, comprenant des fonctions d'aligne-
ment et de normalisation, ces Moyens de decalage n'etant tra-
verses qu' une seule foi S par un mot num Arique pour accomplir
chacune de ces fonctions; les moyens de decalage comprennent des
moyens de decalage d'un seul chiffre (12, 16) destines a
decaler d'une position des chiffres contenus dans le mot nume-
rique, pendant lesdites operations; les moyens de decalage
comprennent en outre des moyens de decalage de plusieurs chiu-
fres(18) qui sont connectes aux moyens de decalage d'un seul
chiffre (12, 16) pour decaler de plusieurs positions des chif-
fres appartenant au mot numerique, ces moyens de decalage de plusieurs
chiffres n'etant pas traverses plus d'une fois par le mot numerique
pendant l'operation d'addition en virgule flottante; et l'unite
arithmetique principale (64) comprend en outre une unite arithmetique
et logique (14) connectee
aux moyens de decalage (12, 16, 18) pour accomplir une fonc-
tion d'addition, de telle facon que le mot numerique ne soit pas
oblige de traverser l'unite arithmetique et logique dans
le seul but d'acceder aux moyens de decalage.
17 Ordinateur selon la revendication 16, caracteri-
se en ce que les moyens de decalage (12, 16, 18) accomplissent des
decalages vers la gauche et vers la droite de chiffres
appartenant au mot numerique.
18 Ordinateur, caracterise en ce qu'il comprend: une memoire (68)
destinee a enregistrer des mots numeriques
comprenant des donnees et des instructions; des moyens arith-
metiques (62) destines a accomplir des fonctions arithmeti-
ques et logiques, ces moyens arithmetiques comprenant une unite
arithmetique principale (64) et une unite arithmetique d'exposant
(66); des moyens de commande (72) destines a generer des signaux pour
l'accomplissement d'operations de l'ordinateur; des moyens
d'entreesortie (70, 74) destines
a commander le transfert de mots numeriques vers l'ordina-
tour et a partir de celui-ci; et une structure de bus (60)
dest*ine a interconnecter la memoire (60), les moyens arith-
mnetiques (652) et les moyens d'entree-sortie (70, 74); et en ce que
l'unite aritlhmetique principale (64) comprend des
3 mowens de decalage (12, 16, 18) destines a accomplir une ope-
ration d'addition en virgule flottante comprenant des fonc-
tions d'alignement et ce normalisation, ces moyens de d 6 cala-
ge n'etant traverses qu'une seule fois par un mot numerique pour
l'accomplissement de chacune de ces Jonctions; les moyens de decalage
comprennent un circuit de decalage a droite d'un
seul chiffre (12); l'unite arithmetique principale (64)com-
prend en outre une unite arithmetique et logique (14) qui est
connectee a la sortie du circuit de decalage a droite (12)
pour accomplir une fonction d'addition; les moyens de deca-
lage comprennent en outre un circuit de decalage a gauche d'un seul
chiffre (16) qui est connecte a la sortie de l'unite
arithmetique et logique (14), cette unite arithmetique et lo-
gique n'etant traversee par un mot numerique que pour accom-
plir une fonction arithmetique et non dans le seul but de per-
mettre au mot numerique d'acceder aux moyens de decalage; et les
moyens de decalage comprennent en outre un circuit de
decalage de plusieurs chiffres (18) qui est connecte au cir-
cuit de decalage a droite (12) et est branche en parallele sur l'unite
arithmetique et logique (14), ce circuit de decalage de plusieurs
chiffres (18) n'etant pas traverse plus d'une fois par le mot
numerique pendant l'execution de l'operation
d'addition en virgule flottante.
* 19 Ordinateur selon l'une des revendications 16 et
18, caracterise en ce que les moyens d'entree-sortie (70, 74)
comprennent un bus d'entree-sortie (74) destine a transferer
des mots numeriques vers l'ordinateur et a partir de celui-ci.
Ordinateur selon la revendication 18, caracte-
rise en ce que le circuit de decalage a droite d'un seul chif-
fre (12) comprend des moyens destines a effectuer un decalage a droite
d'un seul chiffre ou a n'effectuer aucun decalage
de chiffre.
21 Ordinateur selon la revendication 18, caracterise en ce que le
circuit de decalage a gauche d'tun seul chiffre (16) comprend des
moyens destines a effectuer un decalage a gauche d'un seul chiffre ou
a n'effectuer aucun decalage
de chiffre.
22 Ordinateur selon la revendication 1:8, caracterise en ce que le
circuit de decalage de plusieurs chiffres (18) comprend des moyens
destines a decaler des chiffres d'un mot numerique de plusieurs
positions vers la gauche et vers la droite. 23 Ordinateur selon la
revendication 18, caracterise en ce que le circuit de decalage de
plusieurs chiffres (15)
accomplit la fonction d'alignement ou la fonction de normali-
sation, mais non les deux, pendant l'operation d'addition en
virgule flottante.
24 Ordinateur selon l'une des revendications 16 et 18,
caracterise en ce que l'unite arithmetique et logique (14) ac-
complit la fonction d'addition sur deux mots numeriques de
figure pendant l'operation d'addition en virgule flottante.
Ordinateur selon la revendication 18, caracteri-
se en ce que les moyens arithmetiques (64) comprennent en outre des
moyens (48) destines a determiner le signe d'un mot numerique
resultant de l'operaticn d'addition en virgule flottante. 26
Ordinateur selon l'u nedes revendicatitns i'i et 18, caracterise en ce
que le circuit de decala de ptusieurs
chiffres consiste en un circuit de decalage circulaire (18).
27 Ordinateur selon l'une des revendications 16 et
18, caracterise en ce que les moyens de commande (72) com-
prennent des noyens de connande par microprojrarmne (30) des-
tinds a n Cnrerr lesdits signaux.
28 Ordinateur selon l'une des revendications 16 et
l 3, caracteris, en ce que les moyens de commande par micro-
programme (30) vali ent simultan-ment des voies parailcies comprenant
le circuit de decalage de plusieurs chiffres (1 l 3) et les moyens
arithmetiques (14), et ces moyens de commande selectionnent pour
l'enregistrement le signal de sortie d'une seule des voies, d'une
raanire determinee par des conditions
d'etat de machine.
29 Procede pour accomplir une operation d'addition en virgule
flottante, caracterise en ce qu'on effectue les actions suivantes: on
accomplit des fonctions d'alignement et ce normalisation avec des
moyens de decalage (12, 16, 13), en faisant en sorte qu'un mot
numerique ne traverse quttme seule fois les moyens de decalage pour
accomplir chacune de
ces fonctions; on decale d'une position des chiffres appar-
tenant au mot numerique en utilisant des moyens de decalage d'un seul
chiffre (12, 16), on decale de plusieurs positions des chiffres
appartenant au mot numerique en utilisant des moyens de decalage de
plusieurs chiffres (I) connectes aux
moyens de decalage d'un seul chiffre (12, 16), le mot numeri-
que ne traversant pas plus d'une fois les moyens de decalage
de plusieurs chiffres pendant l'operation d'addition en vir-
gule flottante; et on accomplit une fonction d'addition en utilisant
des moyens arithmetiques (14) connectes aux moyens de decalage, en
faisant en sorte que le mot numerique ne soit pas dans l'obligation de
traverser les moyens arithmetiques
dans le seul but d'acceder aux moyens de decalage.
Procede selon la revendication 29, caracterise
en ce que l'action consistant a accomplir la fonction d'ad-
dition consiste dans l'addition de deux mots numeriques de
figure.
31 Procede selon la revendication 29, caracterise
en ce que l'action consistant a decaler de plusieurs posi-
tions des chiffres appartenant a un mot numerique s'effectue
en utilisant un circuit de decalage circulaire (18).
32 Proc_edc pour accomplir une operation d'addition
en virgule flottante sur deux mots numn 6 riques Je figure, ca-
ract 6 rise en ce qu'il comprend les actions suivantes: on ac-
complit une fonction d'alignement en faisant passer une seule -ois un
mot numerique dans des moyens de decalage (12, 16, 18)
pour l'accomplissement ce cette fonction, ces Joyens die deca-
lage comprenant des moyens de decalage d'un seul chiffre (L 2, 16) et
des moyens de decalage de plusieurs chiffres (18), le mot numerique ne
traversant pas plus d'une fois les moyens de
decalage de plusieurs chiffres (18) pendant l'operation d'ad-
c.ition; on accomplit une fonction d'addition en faisant pas-
ser les deux mots numeriques de figure dans des moyens arith-
raetiques (14) connectes aux moyens de decalage d'un seul chif-
fre (12, 16) et aux moyens de decalage de plusieurs chiffres (18), en
faisant en sorte que le mot numerique ne soit pas dans l'obligation de
traverser les moyens arithmetiques dans le seul but d'acceder aux
moyens de decalage; on accomplit une premiere fonction de
normalisation en faisant passer le mot numerique une seule fois dans
les moyens de decalage pour accomplir cette fonction, ces moyens de
decalage comprenant les moyens de decalage d'un seul chiffre (12, 16)
et les
moyens de decalage de plusieurs chiffres (13), le mot numeri-
que ne traversant pas plus d'une fois les moyens de decalage de
plusieurs chiffres pendant l'operation d'addition; on accomplit une
fonction d'arrondi en faisant passer dans les moyens arithmetiques
(14) le mot numerique qui resulte de la
premiere fonction de normalisation; et on accomplit une se-
conde fonction de normalisation en faisant passer le mot nu-
merique resultant de la fonction d'arrondi dans les moyens
de decalage, une seule fois pour accomplir cette seconde fonc-
tion de normalisation, les moyens de decalage comprenant les moyens de
decalage d'un seul chiffre (12, 16) et les moyens de decalage de
plusieurs chiffres (18), le mot numerique ne
traversant pas plus d'une fois les moyens de decalage de plu-
3 O
sieurs chiffres pendant l'dp'ration d'addition.
33 Proc 2 de selon l'une des revendications 29 et 32,
caracterise en ce que les actions consistant a decaler des
chiffres dans un mot numerique comprennent l'execution de de-
calanes vers la gauche ut vers la droite. 34 Procede selon la
revendication 32, caracterise en
ce que les actions consistant a decaler les chiffres compor-
tent l'utilisation des moyens de decalage de plusieurs chif-
fres et ces derniers consistent en un circuit de decalage
circulaire (18).
Procede selon la revendication 32, caracterise en ce que les actions
necessitait l'utilisation-de moyens de decalage font intervenir des
moyens de decalage d'un seul
chiffre (12, 16) qui comportent un mode d'absence de decala-
ge de chiffre.
36 Procede selon l'une des revendications 29 et 32
caracterise en ce qu'il comprend l'action qui consiste a gene-
rer des signaux de commande en utilisant des moyens de com-
mande par microprogramme (30).
37 Procede selon l'une des revendications 29 et 32,
caracterise en ce que l'action consistant a generer des si-
gnaux de commande en utilisant des moyens de commande par mi-
croprogramme (30) comprend la validation simultanee de voies
paralleles comprenant les moyens de decalage de plusieurs
chiffres (18) dans une voie parallele et les moyens arithme-
tic (14) dans une autre voie parallele, et les moyens de commande (30)
selectionnent pour l'enregistrement le signal de sortie d'une seule
des voies, d'une maniere determinee par
des conditions d'etat de machine.
<
? ?
Display vertical position markers.<br/><br/>This option will display
the relative positions of currently selected key terms within the full
document length.<br/><br/>You can then click the markers to jump to
general locations within the document, or to specific discoveries if
you know whereabouts in the document they occur. [28][_]
Open a preview window.<br/><br/>This window will provide a preview of
any discovery (or vertical marker) when you mouse over
it.<br/><br/>The preview window is draggable so you may place it
wherever you like on the page. [29][_]
[static.png]
[close.png]
Discovery Preview
(Mouse over discovery items)
[textmine.svg] textmine Discovery
« Previous
Multiple Definitions ()
Next »
Enlarge Image (BUTTON) ChemSpider (BUTTON) PubChem (BUTTON) Close
(BUTTON) X
(BUTTON) Close
(BUTTON) X
TextMine: Publication Composition
FR2522171
(BUTTON) Print/ Download (BUTTON) Close
1. Welcome to TextMine.
The TextMine service has been carefully designed to help you
investigate, understand, assess and make discoveries within patent
publications, quickly, easily and efficiently.
This tour will quickly guide you through the main features.
Please use the "Next" button in each case to move to the next step
of the tour (or you can use [Esc] to quit early if you don't want
to finish the tour).
2. The main menu (on the left) contains features that will help you
delve into the patent and better understand the publication.
The main feature being the list of found items (seperated into
colour coded categories).
3. Click the Minesoft logo at any time to reset TextMine to it's
initial (start) state.
4. You can select which part of the document you'd like to view by
using the pull down menu here.
You can select "Full Text" to view the entire document.
5. For non-latin languages, (in most cases) full text translations
are available, you can toggle them on and off here.
You can also toggle the inline discovery translations between
English and their original language.
6. The pie chart icon will open a basic statistical breakdown of the
publication.
7. The sort icon allows you to sort the listed categories based on
the number of instances found.
Click to toggle between ascending and descending.
8. You can use the refine box to refine the discovered items in the
sections below.
Simply type what you are looking for, any items that do not match
will be temporarily hidden.
9. The publication has been analysed and we have identified items
within it that fit into these categories.
The specific items found are listed within the category headings.
Click the section header to open that section and view all the
identitfied items in that section.
If you click the checkbox all items in that section will be
highlighted in the publication (to the right).
The best thing to do is to experiment by opening the sections and
selecting and unselecting checkboxes.
10. The main output window contains the publication full text (or part
thereof if selected).
11. The Tools section contains tools to help you navigate the
"discovered" (highlighted) items of interest.
The arrows and counter let you move through the highlighted items
in order.
12. Other tools include a "Preview" option [ [preview.png] ] and the
ability to mark the relative locations of highlighted items by
using the "Marker" option [ [marker.png] ].
Try these out to best understand how they work, and to discover if
they are of use to you.
13. Items selected from the menu on the left will be highlighted in
the main publication section (here in the middle of the screen).
Click them for further information and insights (including
chemical structure diagrams where available).
14. Please experiment with TextMine - you cannot make any permanent
changes or break anything and once your session is closed (you've
log out) all your activity is destroyed.
Please contact Minesoft Customer Support if you have any questions
or queries at: support@minesoft.com
[30]____________________
[31]____________________
[32]____________________
[33]____________________
[34]____________________
[35]____________________
[36]____________________
[37]____________________
[38]____________________
[39]____________________
[BUTTON Input] (not implemented)_____ [BUTTON Input] (not
implemented)_____
Документ
Категория
Без категории
Просмотров
1
Размер файла
69 Кб
Теги
fr2522171a1
1/--страниц
Пожаловаться на содержимое документа