close

Вход

Забыли?

вход по аккаунту

?

Патент BY 07686

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
BY (11) 7686
(13) C1
(19)
(46) 2006.02.28
(12)
7
(51) G 06F 7/50
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
ОДНОРАЗРЯДНЫЙ 2n -РИЧНЫЙ СУММАТОР
(21) Номер заявки: a 20030253
(22) 2003.03.20
(43) 2003.12.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Авгуль Леонид Болеславович; Супрун Валерий Павлович (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) SU 1827672 A1, 1993.
SU 1575172 A1, 1990.
SU 1735841 A1, 1992.
WO 82/03135 A1.
EP 0 450 752 A3, 1991.
BY 7686 C1 2006.02.28
(57)
Одноразрядный 2n-ричный сумматор, содержащий мажоритарный элемент с порогом
два, мажоритарный элемент с порогом четыре и два элемента сложения по модулю два,
первый вход первого из которых соединен с входом переноса сумматора, первым входом
мажоритарного элемента с порогом два и первым входом мажоритарного элемента с порогом четыре, второй вход соединен с входом первого разряда первого операнда, вторым
входом мажоритарного элемента с порогом два и вторым входом мажоритарного элемента
BY 7686 C1 2006.02.28
с порогом четыре, третий вход соединен с входом первого разряда второго операнда,
третьим входом мажоритарного элемента с порогом два и третьим входом мажоритарного
элемента с порогом четыре, а выход соединен с выходом первого разряда суммы, выход
второго разряда суммы соединен с выходом второго элемента сложения по модулю два,
первый вход которого соединен с выходом мажоритарного элемента с порогом два, второй вход соединен с входом второго разряда первого операнда, четвертым и пятым входами мажоритарного элемента с порогом четыре, третий вход соединен с входом второго
разряда второго операнда, шестым и седьмым входами мажоритарного элемента с порогом четыре, отличающийся тем, что содержит n-2 элементов сложения по модулю два (n
- разрядность операндов) и n-2 мажоритарных элементов, i-й (i = 1,2,..., n-2) из которых
имеет порог, равный 2i+2, а его первый вход соединен с входом переноса сумматора, второй вход соединен с входом первого разряда первого операнда, третий вход соединен с
входом первого разряда второго операнда, четвертый и пятый входы соединены с входом
второго разряда первого операнда, шестой и седьмой входы соединены с входом второго
разряда второго операнда, вход (i + 2)-го разряда первого операнда соединен с входами
мажоритарного элемента с порогом 2j (j = i + 2, i + 3,..., n) с 2i+2-го по (3⋅2i+1-1)-й и первым
входом (i + 2)-го элемента сложения по модулю два, вход (i + 2)-го разряда второго операнда соединен с входами мажоритарного элемента с порогом 2j с 3·2i+1 -го по (2i+3-1)-й и
вторым входом (i + 2)-го элемента сложения по модулю два, третий вход которого соединен с выходом мажоритарного элемента с порогом 2i+1, а выход соединен с выходом
(i + 2)-го разряда суммы, выход мажоритарного элемента с порогом 2n соединен с выходом переноса сумматора.
Изобретение относится к вычислительной технике и микроэлектронике и может быть
использовано для построения быстродействующих арифметических устройств ЭВМ и
специализированных процессоров.
Известен одноразрядный восьмеричный сумматор (сумматор двух трехразрядных
двоичных чисел с учетом переноса в младший разряд) с параллельным переносом, содержащий 30 элементов И-НЕ [1].
Недостатком сумматора является низкое быстродействие, определяемое большой глубиной схемы.
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является одноразрядный четверичный сумматор (сумматор
двух двухразрядных двоичных чисел с учетом переноса в младший разряд), содержащий
два элемента сложения по модулю два, мажоритарный элемент с порогом два и мажоритарный элемент с порогом четыре [2].
Недостатком известного одноразрядного четверичного сумматора являются ограниченные функциональные возможности, так как он не выполняет операцию сложения двух
2n-ричных цифр.
Изобретение направлено на решение задачи расширения функциональных возможностей сумматора за счет сложения 2n-ричных цифр.
Названный технический результат достигается путем использования новых логических элементов, а также изменением межсоединений элементов в схеме устройства.
Одноразрядный 2n-ричный сумматор содержит мажоритарный элемент с порогом два,
мажоритарный элемент с порогом четыре и два элемента сложения по модулю два. Первый вход первого элемента сложения по модулю два соединен с входом переноса сумматора, первым входом мажоритарного элемента с порогом два и первым входом мажоритарного элемента с порогом четыре, второй вход соединен с входом первого разряда первого операнда, вторым входом мажоритарного элемента с порогом два и вторым входом
мажоритарного элемента с порогом четыре, третий вход соединен с входом первого раз2
BY 7686 C1 2006.02.28
ряда второго операнда, третьим входом мажоритарного элемента с порогом два и третьим
входом мажоритарного элемента с порогом четыре. Выход первого элемента сложения по
модулю два соединен с выходом первого разряда суммы. Выход второго разряда суммы
соединен с выходом второго элемента сложения по модулю два, первый вход которого соединен с выходом мажоритарного элемента с порогом два, второй вход соединен с входом
второго разряда первого операнда, четвертым и пятым входами мажоритарного элемента с
порогом четыре, третий вход соединен с входом второго разряда второго операнда, шестым и седьмым входами мажоритарного элемента с порогом четыре.
В отличие от прототипа сумматор содержит n-2 элементов сложения по модулю два
(n - разрядность операндов) и n-2 мажоритарных элементов, i-й (i = 1,2,..., n-2) из которых
имеет порог, равный 2i+2. Первый вход мажоритарного элемента с порогом 2i+2 соединен с
входом переноса сумматора, второй вход соединен с входом первого разряда первого операнда, третий вход соединен с входом первого разряда второго операнда, четвертый и пятый входы соединены с входом второго разряда первого операнда, шестой и седьмой входы соединены с входом второго разряда второго операнда. Вход (i + 2)-го разряда первого
операнда соединен с входами мажоритарного элемента с порогом 2j (j = i + 2, i + 3,..., n) с
2i+2 -го по (3⋅2i+1-1)-й и первым входом (i + 2)-го элемента сложения по модулю два. Вход
(i + 2)-го разряда второго операнда соединен с входами мажоритарного элемента с порогом 2j с 3⋅2i+1-го по (2i+ 3-1)-й и вторым входом (i + 2)-го элемента сложения по модулю
два, третий вход которого соединен с выходом мажоритарного элемента с порогом 2i+1, а
выход соединен с выходом (i + 2)-го разряда суммы. Выход мажоритарного элемента с
порогом 2n соединен с выходом переноса сумматора.
На чертеже (фигура) представлена схема одноразрядного 2j-ричного сумматора при
n = 4 (одноразрядного шестнадцатиричного сумматора).
Сумматор содержит n = 4 элемента сложения по модулю два 1-4, n = 4 мажоритарных
элементов (мажоритарный элемент с порогом два 5, мажоритарный элемент с порогом четыре 6, мажоритарный элемент с порогом восемь 7 и мажоритарный элемент с порогом
шестнадцать 8), вход переноса сумматора 9, входы первых разрядов первого и второго
операндов 10 и 11, входы вторых разрядов первого и второго операндов 12 и 13, входы
третьих разрядов первого и второго операндов 14 и 15, входы четвертых разрядов первого
и второго операндов 16 и 17, выходы суммы 18-21, выход переноса сумматора 22.
Одноразрядный 2n-ричный сумматор в общем случае выполняет сложение двух nn
n
i =1
i =1
разрядных двоичных чисел (двух 2n-ричных цифр) X = ∑ 2 n −i x i и Y = ∑ 2 n −i y i с учетом
переноса cr в младший разряд:
n
R = X + Y + cr = 2 n ⋅ CR + S = 2 n ⋅ CR + ∑ 2 n −i s i ,
i =1
где cr - значение переноса в младший разряд сумматора;
CR - значение переноса на выходе сумматора;
n
S = ∑ 2 n −i s i - 2n-ричная цифра результата.
i =1
Одноразрядный 2n-ричный сумматор при n = 4 работает следующим образом.
На входы 9, 10 и 11 поступают перенос cr и первые разряды x4 и y4 первого X и второго Y операндов, на входы 12 и 13 - вторые разряды x3 и y3 первого X и второго Y операндов, на входы 14 и 15 - третьи разряды x2 и у2 первого X и второго Y операндов, на входы
16 и 17 - четвертые разряды x1 и у1 первого X и второго Y операндов. На выходах 18, 19,
20 и 21 формируются значения соответственно первого s4, второго s3, третьего s2 и четвертого s1 разрядов шестнадцатиричной цифры S результата, на выходе 22 - значение переноса CR.
3
BY 7686 C1 2006.02.28
Схема одноразрядного 2n-ричного сумматора при n = 4 построена в соответствии со
следующими соотношениями:
s4 = cr ⊕ x4 ⊕ y4;
s3 = x3 ⊕ у3 ⊕ М 32 (cr,х4,у4);
s2 = х2 ⊕ у2 ⊕ M 74 (cr,x4,y4,x3,x3,y3,y3);
8
s1 = x1 ⊕ y1 ⊕ M 15
(cr,x4,y4,x3,x3,y3,y3,x2,x2,x2,x2,y2,y2,y2,y2);
CR = M 16
31 (cr,x4,y4,x3,x3,y3,y3,x2,x2,x2,x2,y2,y2,y2,y2,x1,x1,x1,x1,x1,x1,x1,x1,y1,y1,y1,y1,y1,y1,y1,y1).
Здесь М km = M km (z1,z2,...,zm) - функция m-входового мажоритарного элемента с порогом k (1 ≤ k ≤ m), которая определяется следующим образом:
1, если z1 + z 2 + ... + z m ≥ k;
M km =
0, если z 1 + z 2 + ... + z m < k,
где zl ∈ {0,1}, l = 1,2,...,m.
Пусть X kt = ( x t , x t ,..., x t ) - кортеж длины 2k, содержащий только элементы xt, и
14
4244
3
2k
Ytk = ( y t , y t ,..., y t ) - кортеж длины 2k, содержащий только элементы yt, t = 1, n , k = 0, n − 1 .
14
4244
3
2k
Тогда выражения для функций разрядов суммы s1, s2,...,sn и выходного переноса CR
одноразрядного 2n-ричного сумматора для произвольного значения n имеют вид (1 ≤ j ≤ n-1):
sn = cr ⊕ xn ⊕ yn;
sn-1 = xn-1 ⊕ yn-1 ⊕ M 32 (cr, хn, уn);
sn-2 = xn-2 ⊕ yn-2 ⊕ M 74 (cr, xn, yn, X 1n −1 , Y 1n −1 );
8
sn-3 = xn-3 ⊕ yn-3 ⊕ M 15
(cr, xn, yn, X 1n −1 , Y 1n −1 , X 2n − 2 , Y 2n − 2 );
(
)
s n − j = x n − j ⊕ y n − j ⊕ M 22 jj+1 −1 cr, x n , y n , X 1n −1 , Yn1−1 , X 2n −2 , Yn2−2 ,..., X nj−−1j−1 , Ynj−−1j−1 ;
n−2
(
)
s 2 = x 2 ⊕ y 2 ⊕ M 22n −1 −1 cr, x n , y n , X 1n −1 , Yn1−1 , X 2n − 2 , Yn2− 2 ,..., X 3n −3 , Y3n −3 ;
n −1
(
)
s1 = x 1 ⊕ y 1 ⊕ M 22n −1 cr, x n , y n , X1n −1 , Yn1−1 , X 2n − 2 , Yn2− 2 ,..., X n2 − 2 , Y2n − 2 ;
(
n −1
1
n −1
1
)
CR = M
cr, x n , y n , X , Y , X , Y ,..., X , Y
.
n
Достоинством одноразрядного 2 -ричного сумматора является высокое быстродействие, которое не зависит от значения n и равно 2τ, где τ - задержка на вентиль.
2n
2 n +1 −1
1
n −1
1
n −1
2
n−2
2
n −2
Источники информации:
1. Потемкин И.С. Функциональные узлы цифровой автоматики. -M.: Энергоатомиздат,
1988. - С. 129, рис 4.5.
2. А.с. СССР 1827672, МПК G 06F 7/50, 1993 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
89 Кб
Теги
07686, патент
1/--страниц
Пожаловаться на содержимое документа