close

Вход

Забыли?

вход по аккаунту

?

Патент BY 15842

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2012.04.30
(12)
(51) МПК
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
G 06F 7/38
(2006.01)
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО
МОДУЛЮ ТРИ
(21) Номер заявки: a 20100676
(22) 2010.05.06
(43) 2010.10.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Автор: Супрун Валерий Павлович
(BY)
BY 15842 C1 2012.04.30
BY (11) 15842
(13) C1
(19)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY a20090648, 2009.
BY a20090649, 2009.
BY a20090769, 2010.
RU 2021630 C1, 1994.
SU 1800453 A1, 1993.
(57)
Вычислительное устройство унитарных кодов по модулю три, содержащее элемент
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом
устройства "равно i-1", а первый вход - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом три, j-й вход которого, где j = 1, 2, соединен со входом устройства "равно двум"
j-го операнда; вход устройства "равно двум" третьего операнда соединен со вторым и
третьим входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым
входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий и четвертый
входы которого соединены со входом устройства "равно нулю" третьего операнда; элемент ИЛИ, j-й вход которого соединен с j-м инверсным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со входом устройства "равно нулю" j-го операнда, а выход
соединен с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,
пятый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом
три, а шестой вход - со входом устройства "равно нулю" третьего операнда и со вторым
инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй
вход которого соединен со входом устройства "равно двум" третьего операнда.
BY 15842 C1 2012.04.30
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известно вычислительное устройство унитарных кодов по модулю три, предназначенное для выполнения операции A ⋅ B + C = S [1]. Устройство содержит четыре элемента
И, три элемента ИЛИ, три элемента РАВНОЗНАЧНОСТЬ, девять входов и три выхода.
Недостатками известного устройства являются: 1) низкое быстродействие, определяемое глубиной схемы и равное 3τ, где τ - задержка на один логический элемент; 2) большое
число внешних выводов (девять входов и три выхода).
Наиболее близким по функциональным возможностям и конструкции техническим
решением к предлагаемому устройству является вычислительное устройство унитарных
кодов по модулю три, выполняющее операцию A ⋅ B + C = S [2]. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ
с порогом три, семь входов и три выхода.
Недостатком известного вычислительного устройства унитарных кодов по модулю
три является высокая конструктивная сложность, которая по числу входов логических
элементов равна 28.
Заявляемое вычислительное устройство, как и устройство-прототип, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с
порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом устройства "равно
i – 1" результата выполнения операции A ⋅ B + C = S (mod 3), причем первый и второй
входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединены с входами устройства
"равно двум" первого и второго операндов, соответственно, а выход соединен с первым
входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Изобретение направлено на решение следующей технической задачи: понижение конструктивной сложности устройства при вычислении арифметической операции
A ⋅ B + C = S(mod3) в унитарных кодах.
Вычислительное устройство унитарных кодов по модулю три содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход i-го из которых, где i = 1, 2, 3, соединен с выходом
устройства "равно i-1".
Первый вход i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, j-й вход которого, где j = 1, 2, соединен с входом устройства "равно двум" j-го операнда.
Вход устройства "равно двум" третьего операнда соединен со вторым и третьим входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий и четвертый входы которого
соединены с входом устройства "равно нулю" третьего операнда.
При этом устройство содержит элемент ИЛИ, j-й вход которого соединен с j-м инверсным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со входом устройства
"равно нулю" j-го операнда, а выход соединен с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с первым инверсным входом третьего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два.
Пятый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, а шестой вход - с входом устройства "равно нулю" третьего операнда и со вторым инверсным входом третьего элемента
ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй вход которого соединен с входом устройства "равно двум" третьего операнда.
2
BY 15842 C1 2012.04.30
Названный технический результат достигается путем использования нового логического элемента (элемента ИЛИ), а также изменением соединений между элементами логической схемы устройства.
На фигуре представлена схема вычислительного устройства унитарных кодов по модулю три.
Вычислительное устройство унитарных кодов по модулю три содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 1, элемент ИЛИ 2, три элемента ИСКЛЮЧАЮЩЕЕ
ИЛИ с порогом два 3, 4 и 5, шесть входов 6, 7, …, 11 и три выхода 12, 13 и 14.
Вычислительное устройство унитарных кодов по модулю три работает следующим
образом.
На входы устройства 6 и 9 поступают разряды "равно нулю" и "равно двум" унитарного двоичного кода первого операнда A = (a0, a1, a2); на входы 7 и 10 - разряды "равно нулю" и "равно двум" унитарного двоичного кода второго операнда B = (b0, b1, b2); на входы
8 и 11 - разряды "равно нулю" и "равно двум" унитарного двоичного кода третьего операнда C = (c0, c1, c2), где a0, a1, a2, b0, b1, b2, c0, c1, c2 ∈ {0,1}. Здесь ak = l, bk = 1, ck = 1 тогда
и только тогда, когда A = k (mod 3), B = k (mod 3) и C = k (mod 3) соответственно, где
k = 0, 1, 2.
На выходах устройства 12, 13 и 14 формируются разряды "равно нулю", "равно единице" и "равно двум" унитарного двоичного кода результата выполнения операции
A ⋅ B + C = S(mod 3), где S = (s0, s1, s2) и s0, s1, s2 ∈ {0,1}. При этом sk = 1 тогда и только
тогда, когда A ⋅ B + C = k (mod 3) и k = 0, 1, 2.
Логические функции S0, S1, S2, реализуемые на выходах вычислительного устройства,
представлены посредством таблицы истинности (таблица).
Логическая схема (фигура) устройства для вычисления операции A ⋅ B + C = S в унитарных кодах по модулю три синтезирована на основе использования следующих аналитических представлений функций S0, S1, S2, зависящих от переменных a0, a2, b0, b2, c0, c2:
1, если 2f 0 + f 2 + 2c0 + c 2 = 2;
1, если f 0 + 2f 2 + c0 + 2c 2 = 2;
S1 = 
S0 = 
0 − в противном случае,
0 − в противном случае,
1, если f 0 + f 2 + с0 + c 2 = 2;
S2 = 
0 − в противном случае,
где
1, если a 0 + b 0 + a 2 + b 2 = 3;
f2 = 
0 − в противном случае.
Основным достоинством заявляемого вычислительного устройства унитарных кодов
по модулю три является низкая конструктивная сложность (по числу входов логических
элементов), равная 22.
Дополнительным достоинством устройства является небольшое число внешних выводов (шесть входов и три выхода). Устройство-прототип содержит 10 внешних выводов
(семь входов и три выхода). Кроме того, быстродействие устройства совпадает с быстродействием устройства-прототипа.
f0 = a0 ∨ b0
и
3
BY 15842 C1 2012.04.30
Входы
Выходы
Унитарный двоичный
Унитарный двоич- Унитарный двоич- Унитарный двоичный
код результата выполный код первого
ный код второго код третьего операнда
нения операции A
операнда A
операнда B
C
A ⋅ B + C = S (mod 3)
a0
a1
a2
b0
b1
b2
c0
c1
c2
S0
S1
S2
6
9
7
10
8
11
12
13
14
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
0
0
0
1
0
0
1
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
0
0
1
1
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
0
0
0
1
0
0
0
1
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
1
0
0
1
0
0
1
0
0
0
0
1
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
0
1
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
0
0
1
0
0
1
0
0
1
1
0
0
Источники информации:
1. Патент РБ 9189, МПК G 06F 7/49, 2007.
2. Заявка на патент РБ a20090649, МПК G 06F 7/38, 2009 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
4
Документ
Категория
Без категории
Просмотров
0
Размер файла
97 Кб
Теги
15842, патент
1/--страниц
Пожаловаться на содержимое документа