close

Вход

Забыли?

вход по аккаунту

?

Патент BY 11783

код для вставкиСкачать
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
РЕСПУБЛИКА БЕЛАРУСЬ
(46) 2009.04.30
(12)
(51) МПК (2006)
НАЦИОНАЛЬНЫЙ ЦЕНТР
ИНТЕЛЛЕКТУАЛЬНОЙ
СОБСТВЕННОСТИ
(54)
BY (11) 11783
(13) C1
(19)
G 06F 7/38
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ
ПО МОДУЛЮ ТРИ
(21) Номер заявки: a 20071231
(22) 2007.10.09
(43) 2008.06.30
(71) Заявитель: Белорусский государственный университет (BY)
(72) Авторы: Супрун Валерий Павлович;
Городецкий Данила Андреевич (BY)
(73) Патентообладатель: Белорусский государственный университет (BY)
(56) BY 6586 С1, 2004.
BY 9341 C1, 2007.
RU 2090924 C1, 1997.
SU 1683014 A1, 1991.
SU 1095172 A, 1984.
BY 11783 C1 2009.04.30
(57)
Вычислительное устройство унитарных кодов по модулю три, содержащее элемент
СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ЗАПРЕТ, элемент ИЛИ-НЕ и элемент ИЛИ, iй, где i = 1, 2,…, n, вход которого соединен с входом "равно нулю" i-го операнда, а выход с выходом "равно нулю" устройства, с входом запрета элемента ЗАПРЕТ и с первым входом элемента ИЛИ-НЕ, выход которого соединен с выходом "равно единице" устройства,
выход "равно двум" которого соединен с выходом элемента ЗАПРЕТ, первый прямой вход
которого соединен с выходом элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, i-й вход которого соединен с входом "равно двум" i-го операнда, отличающееся тем, что содержит
вход "равно единице" показателя степени, соединенный со вторым прямым входом элемента ЗАПРЕТ, выход которого соединен со вторым входом элемента ИЛИ-НЕ.
Изобретение относится к области вычислительной техники и микроэлектроники и
может быть использовано для построения средств аппаратурного контроля и цифровых
устройств, работающих в системе остаточных классов.
Известно устройство для умножения n чисел по модулю три, содержащее n + 2 элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент И, 2n входов и два выхода [1].
BY 11783 C1 2009.04.30
Недостатком известного устройства являются низкие функциональные возможности, так
как оно не выполняет (реализует) операцию в унитарных кодах (A1 * А2 *...* Аn)B = S(mod 3).
Наиболее близким по конструкции и функциональным возможностям техническим
решением к предлагаемому является устройство для умножения n чисел в унитарных кодах по модулю три, содержащее элемент ИЛИ, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА,
элемент ИЛИ-НЕ, элемент ЗАПРЕТ, 2n входов и три выхода [2].
Недостатком известного устройства являются низкие функциональные возможности,
так как оно не выполняет операцию (A1 * А2 *...* Аn)B = S(mod 3).
Изобретение направлено на решение технической задачи расширения функциональных возможностей устройства для умножения n чисел в унитарных кодах по модулю три
за счет реализации арифметической операции (A1 * А2 *...* Аn)B = S(mod 3).
Вычислительное устройство унитарных кодов по модулю три содержит элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ЗАПРЕТ, элемент ИЛИ-НЕ и элемент ИЛИ, i-й, где
i = 1, 2, ..., n, вход которого соединен с входом "равно нулю" i-го операнда, а выход - с выходом "равно нулю" устройства, с входом запрета элемента ЗАПРЕТ и с первым входом
элемента ИЛИ-НЕ.
Выход элемента ИЛИ-НЕ соединен с выходом "равно единице" устройства, выход
"равно двум" которого соединен с выходом элемента ЗАПРЕТ, первый прямой вход которого соединен с выходом элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, i-й вход которого
соединен с входом "равно двум" i-го операнда.
В отличие от прототипа устройство содержит вход "равно единице" показателя степени, соединенный со вторым прямым входом элемента ЗАПРЕТ, выход которого соединен
со вторым входом элемента ИЛИ-НЕ.
Основной технический результат изобретения заключается в расширении функциональных возможностей устройства для умножения n чисел в унитарных кодах по модулю
три. Названный эффект достигается путем увеличения числа входов устройства (дополнительно вводится вход "равно единице" показателя степени), а также изменением межсоединений элементов в схеме.
На фигуре представлена схема вычислительного устройства унитарных кодов по модулю три.
Вычислительное устройство унитарных кодов по модулю три содержит элемент ИЛИ
1, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 2, элемент ЗАПРЕТ 3, элемент ИЛИ-НЕ 4,
2n + 1 входов 51, 52, ..., 5n, 61, 62, ..., 6n и 7, три выхода 8, 9 и 10.
Вычислительное устройство унитарных кодов по модулю три работает следующим образом. На входы 51 , 52, ..., 5n и 61 , 62, ..., 6n устройства поступают, соответственно, разряды "равно нулю" a10 , a 02 , ..., a 0n и разряды "равно двум" a12 , a 22 , ..., a n2
операндов A 1 = (a 10 , a 11 , a 12 ) , A 2 = (a 02 , a 12 , a 22 ) и A n = (a 0n , a 1n , a n2 ) , а на вход 7
подается разряд "равно единице" b1 показателя степени B = (b0, b1, b2), где
a10 , a11, a12 , a 02 , a12 , a 22 , ..., a 0n , a1n , a n2 , b 0 , b1, b 2 ∈ {0, 1} . При этом a ik = 1 и b k = 1 тогда и только тогда, когда Ai = k(mod 3) и B = k(mod 3), где i = 1, 2, ..., n и k = 0, 1, 2.
На выходах 8, 9 и 10 устройства формируются, соответственно, разряды унитарного двоичного кода результата выполнения арифметической операции (A1 * А2 *...* Аn)B = S(mod 3),
где S = (S0, S1, S2) и S0, S1, S2 ∈ {0, 1}. При этом Sk = 1 тогда и только тогда, когда
(A1 * А2 *...* Аn)B = k(mod 3), где k = 0, 1, 2.
Логическая схема вычислительного устройства унитарных кодов по модулю три (фигура) синтезирована на основе использования следующих аналитических представлений
функций S0, S1 и S2:
S1 = S0 ∨ S2 ,
S2 = S0 & a12 ⊕ a 22 ⊕ ... ⊕ a n2 & b1 .
S0 = a10 ∨ a 02 ∨ ... ∨ a 0n ,
(
2
)
BY 11783 C1 2009.04.30
Отметим, что при реализации операции возведения в степень возникает неопределенность вида 00. Так как в модулярной арифметике 0 = p(mod p), то 00 = рp = 0 (mod р). Следовательно, здесь 00 = 0 (mod 3).
Таблица представляет собой таблицу истинности логических функций S0, S1 и S2, описывающих работу вычислительного устройства унитарных кодов по модулю три при условии, что n = 2.
Основным достоинством вычислительного устройства является возможность выполнения операции (А1 * А2 *...* Аn)B = S (mod 3).
К дополнительным достоинствам необходимо отнести относительно невысокую конструктивную сложность устройства (по числу входов логических элементов), равную
2n + 5, и высокое быстродействие (определяемое глубиной схемы), которое составляет 3τ,
где τ - задержка на логический элемент.
Источники информации:
1. Патент Беларуси 5355, МПК G 06F 7/49, 2003.
2. Патент Беларуси 6586, МПК G 06F 7/49, 2004 (прототип).
Национальный центр интеллектуальной собственности.
220034, г. Минск, ул. Козлова, 20.
3
Документ
Категория
Без категории
Просмотров
0
Размер файла
252 Кб
Теги
11783, патент
1/--страниц
Пожаловаться на содержимое документа