close

Вход

Забыли?

вход по аккаунту

?

DmitrievNedelin 2

код для вставкиСкачать
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
Федеральное государственное автономное образовательное учреждение
высшего профессионального образования
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ
ИССЛЕДОВАНИЕ
ЦИФРОВЫХ СХЕМ
Методические указания
к выполнению лабораторных работ
Санкт-Петербург
2013
Составители: Ю. И. Дмитриев, П. Н. Неделин
Рецензент кандидат технических наук В. Г. Никитин
Указания содержат краткие сведения о принципах функционирования различных типов счетчиков и регистров, реализованных на
интегральных триггерах, приводятся методики их построения с помощью интегральных элементов, входящих в состав универсального лабораторного стенда типа УМ-11. Дано описание стенда и приведены указания к исследованию синтезированных студентами
схем.
На том же макете выполняются три лабораторных работы по исследованию комбинационных устройств – цифрового компаратора,
мультиплексора и сумматора по модулю два.
Методическая разработка предназначена для студентов всех специальностей I факультета дневной, вечерней и заочной формы обучения.
Подготовлена к публикации кафедрой аэрокосмических систем
ориентации, навигации и стабилизации по рекомендации методической комиссии I факультета.
Отпечатано в авторской редакции
Верстальщик С. Б. Мацапура
Сдано в набор 1.07.13. Подписано к печати 3.10.13.
Формат 60×84 1/16. Бумага офсетная. Усл. печ. л. 2,3.
Уч.-изд. л. 2,4. Тираж 100 экз. Заказ № 455.
Редакционно-издательский центр ГУАП
190000, Санкт-Петербург, Б. Морская ул., 67
© Санкт-Петербургский государственный
университет аэрокосмического
приборостроения (ГУАП), 2013
Лабораторная работа № 1
1. ИССЛЕДОВАНИЕ СЧЕТЧИКОВ
НА ИНТЕГРАЛЬНЫХ ЭЛЕМЕНТАХ
Цель работы:
– изучение принципов построения и функционирования различных счетчиков (СТ);
– построение двоичных (последовательных и параллельных) и
двоично-десятичных СТ на JK-триггерах, входящих в состав лабораторной установки;
– исследование работы СТ.
1.1. Методические указания
По принципу логического функционирования все узлы и блоки цифровых устройств делятся на два класса: комбинационные
и последовательностные. Комбинационные устройства – это класс
устройств, выходные сигналы и логическое состояние которых в
стационарном режиме на данном такте определяется лишь комбинацией входных сигналов, действующих на этом же такте.
Последовательностные устройства – это класс устройств, выходные сигналы и логическое состояние которых в стационарном
режиме на данном такте зависят не только от входных сигналов на
этом такте, но еще и от внутреннего состояния устройства на этом
такте, т. е. от сигналов на элементах памяти, которые в свою очередь зависят от их состояния на предшествующем такте и от сигналов на данном такте.
В связи с этим комбинационные устройства часто называют логическими автоматами без памяти, а последовательностные – логическими автоматами с памятью или конечными автоматами.
Логические функции и их аргументы принимают значения логических 0 или 1, для физического представления которых используются два способа: потенциальный и импульсный. При потенци3
альной форме для преобразования логических 0 и 1 используются
два уровня напряжения: независимо от полярности напряжения
питания более положительный уровень соответствует логической
«1», более отрицательный – логическому «0». В пределах тактовых
интервалов уровень напряжения сохраняется постоянным. На границах тактовых интервалов при смене значений кодов, напряжения изменяются от одного уровня до другого.
При импульсной форме логической «1» соответствует наличие импульса, логическому «0» – отсутствие импульса в тактовый момент.
Основными представителями логических устройств являются:
– счетчики;
– триггеры – простейшие автоматы памяти;
– регистры.
Счетчиком (СТ) называется цифровое устройство, осуществляющее счет числа появлений на его входе определенного логического
уровня, обычно соответствующего уровню логической 1, который
является входным сигналом. Под действием входного сигнала СТ
циклически переходит из одного состояния в другое. В качестве
входного сигнала при импульсном представлении логических переменных рассматривается наличие импульса, при потенциальном –
наличие перепада напряжения определенного уровня.
Счетчик представляет собой устройство последовательностного
типа, так как в нем новое состояние определяется предыдущим и
значением логической переменной на входе. Состояние СТ характеризуются двоичным кодом, зафиксированным на выходах триггеров.
Правила работы СТ и смена состояний входящих в его состав
триггеров при поступлении на вход «n» входных импульсов, где
n=0, 1, 2,..., (KC–1), обычно задаются в виде соответствующей таблицы или карты состояний.
Параметры счетчиков. Модуль счета KC – это число импульсов,
после поступления которых СТ должен вернуться в исходное состояние. В двоичном счётчике KC=2m где m– число триггеров, используемых в СТ для регистрации двоичного числа. Если KC ≠ 2m счётчик называется недвоичным, в частности, при KC=10n получается
десятичный счётчик.
Емкость СТ, N – максимальное значение числа, до которого
может вестись счет с помощью данного СТ; N=KC–1 = 2m – 1. Состояние триггеров всех разрядов двоичного суммирующего СТ в зависимости от числа импульсов, поступивших на вход СТ и соответствующих уровню логической 1 для m = 4, определяется данными
таблицы состояний (табл. 1).
4
Таблица 1
Таблица состояний двоичного счетчика
Число импульсов,
поступивших на вход
Q3
Q2
Q1
Q0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Время установления, tуст – это интервал времени между моментом поступления i-го входного счетного импульса и установлением
в СТ кода числа. 
Разрешающая способность СТ, tp – это минимальное время
между двумя входными импульсами, при котором СТ работает надежно. При этом tp>tуст.
Максимальная частота входных импульсов fmax – это частота, при которой СТ сохраняет работоспособность. Для увеличения
надежности передачи информации с выхода первого триггера, где
длительность импульсов минимальна, принято считать рабочей частотой такую, которая определяется соотношением:
fp =
fmax
.
1,5
Классификация счетчиков. По типу функционирования различают СТ суммирующие, вычитающие и реверсивные. Суммирующие СТ выполняют прямой счет, в этом случае при поступлении
на вход очередного импульса число на выходе СТ увеличивается на
единицу. Вычитающий СТ производит обратный счет, при котором
5
при поступлении на вход очередного импульса число на выходе
уменьшается на единицу. Реверсивный СТ может работать в режимах прямого и обратного счета.
Все указанные три типа счётчиков относятся к счётчикам с
естественным порядком счёта. Существует ещё отдельный класс
счётчиков (делителей частоты), у которых при подаче одного очередного импульса состояние изменяется более чем на единицу. Это
счётчики с произвольным порядком счёта. Они используются для
деления частоты входных сигналов в KC раз. По организации цепей
переноса СТ делятся на последовательные, параллельные и последовательно-параллельные (иногда последовательные СТ называют
асинхронными, а параллельные – синхронными).
1.2. Последовательные двоичные счётчики
Последовательный СТ может быть реализован в виде цепочки
триггеров, тактовый вход каждого из которых подключен к выходу
Q или Q предыдущего триггера. В этом случае счетные импульсы
подаются только на вход триггера первого разряда. Для каждого
из последующих разрядов сигналы для переключения поступают с
выхода предыдущих разрядов. В результате происходит последовательное переключение разрядов СТ.
Последовательный СТ с модулем счета KC = 2m обычно реализуется путем последовательного соединения Т-триггеров, каждый из
которых работает с модулем счета KC= 2. Триггер, работающий в
счетном режиме, может быть получен также из JK-триггера. Для
этого обеспечивается условие J = K = 1, при котором JK-триггер
функционирует как Т-триггер при подаче счетного сигнала на
вход синхронизации С. Состояния JK-триггера, синхронизируемого задним фронтом, при J=K=1 изменяется на противоположное
(Qn+1 = Qn ) при поступлении каждого синхроимпульса и соответствует данным табл. 2.
Для построения последовательного СТ на JK-триггерах с KC=2m
необходимо осуществить их соединение в соответствии со схемой
на рис. 1.1.
Работа такого СТ иллюстрируется диаграммами на рис 1.2.
Недостатком последовательных СТ является их относительно
низкое быстродействие, так как для установления соответствующего числа на выходах триггеров требуется последовательное переключение всех триггеров. Так как переключение триггеров СТ происходит с задержкой, равной времени срабатывания триггера, то
6
Таблица 2
Таблица состояний JK-триггера
J
K
Qn
0
0
0
0
0
1
0
0
1
1
1
1
1
0
0
1
0
1
0
1
0
1
1
1
1
Tc
S
1
TT
S
1
TT
1
1
0
}
}
Qn+1 = Qn
0
0
1
1
Qn+1 = Qn
Q3
Q2
Q1
Q0
0
Qn+1
S
1
TT
&J
&J
&J
S TT
&J
C
&K
C
&K
C
&K
C
&K
R
Q0
R
Q1
R
Q2
Q3
R
Рис. 1.1. Последовательный CT на JK-триггерах
Tc
R
τ
Q0
τ
Q1
τ
Q2
τ
Q3
τ
0
τ
Рис. 1.2. Временные диаграммы последовательного счетчика
7
в многоразрядных последовательных СТ повышение частоты следования входных счетных импульсов может привести к тому, что
n-й триггер не успеет переключиться до прихода следующего импульса. Поэтому период следования импульсов счета должен быть
больше времени распространения (переноса) сигнала в цепи. Это
значительно ограничивает быстродействие таких СТ.
1.3. Параллельные двоичные счетчики
Для увеличения быстродействия используется метод, который уменьшает время переноса. Это достигается тем, что входные
тактовые импульсы одновременно подаются на С – входы триггеров всех разрядов. Чтобы на каждом такте не переключались все
триггеры, требуют, чтобы право на срабатывание имел только тот
триггер, для которого все предыдущие триггеры уже стоят в состоянии «1».
Это требование можно реализовать двояко. В первом варианте
в цепях межразрядной связи ставят конъюнктор, входы которого
подключили к выходам всех предыдущих триггеров, а выходной
сигнал подаётся на JK-входы последующего триггера, давая разрешение на срабатывание (рис. 1.3)
При втором подходе используют разветвлённую входную логику
триггеров (3 пары JK-входов, объединённых операцией «И»), что и
реализовано в исследуемом макете (рис. 1.4). Счетчик с такой организацией переноса называют параллельным или синхронным.
Параллельные СТ могут быть построены на основе RS-, JK- и
D-триггеров, синхронизируемых фронтом. Чаще всего параллельные СТ реализуются на JK-триггерах, так как при использовании
RS-триггеров увеличивается число связей между входами и выходами, а при использовании D-триггеров в разрядах СТ должны
Qo
Ti
&
J
TT
Q1
Qi
C
Qi–1
K
Входные импульсы
Рис. 1.3. Организация параллельного переноса
8
Q̅ i
Q0
1
S
TT
1
J
C
K
Tc
R
S
J
1
C
K
R
TT
Q3
Q2
Q1
1
1
S
TT
S
J
J
C
K
R
C
K
R
TT
R
Рис. 1.4. Параллельный двоичный СТ на JK-триггерах
быть включены дополнительные логические элементы, вследствие
чего увеличивается площадь кристалла, потребляемая мощность и
уменьшается рабочая частота.
Схема параллельного СТ приведена на рис. 1.4. Процесс управления с помощью J и К входов происходит следующим образом.
Как следует из табл. 1 и табл. 2 и диаграмм на рис. 2, триггер T0
должен переключаться при поступлении каждого тактового импульса (от заднего фронта этого импульса), т. е. для триггера T0
должно выполняться условие J=K=1. Триггер T1 при поступлении
тактового импульса должен переключаться только тогда, когда Q0
переходит из состояния «1» в «0». Это достигается подключением
J и K-входов T1 к выходу Q0. В этом случае T1 сохраняет свое состояние до тех пор, пока Q0= 0, и изменяет свое состояние на противоположное при переходе Q0 из состояния «1» в «0». Триггер T2, как
следует из табл. 1, должен переключаться при условии Q0= Q1=1.
Для этого одна пара J, K-входов соединяется с Q0, а другая – с Q1.
В этом случае T2 сохраняет свое состояние до тех пор, пока не будет
выполнено условие Q0= Q1= 1, после чего при переходе T0 и T1 из
«1» в «0» (Q0 и Q1 из «1» в «0»), T2 изменяет свое состояние на противоположное. Аналогично у триггера T3 каждая пара J, K-входов
подключается к выходам предыдущих триггеров. При использовании для синтеза схемы одинаковых триггеров с тремя J, К-входами
на все незадействованные входы (в триггерах T0, T1, T2 рис. 1.4.)
для обеспечения надежной работы подается логическая «1».
Использование данного метода дает увеличение быстродействия, но вызывает усложнение схемы СТ, связанное с необходимостью увеличения числа входов триггеров или применение конъюнкторов. Поэтому для получения больших значений KC используют9
ся каскадные или групповые соединения СТ, при которых каждый
каскад представляет собой параллельный СТ, а каскады соединяются последовательно. Такие СТ имеют более высокое быстродействие, чем последовательные, но требуют меньше дополнительных
логических элементов, чем параллельные СТ.
1.4. Недвоичные счётчики
Счётчики с коэффициентом счёта, не равным целой степени числа 2, называются недвоичными или счётчиками с произвольным
модулем.
Для построения такого счётчика берётся разрядность n (число
триггеров) из соотношения
n= log2 KC,
где ⌉⌈ – знак округления до ближайшего большего целого.
Иными словами, исходной структурой служит двоичный счётчик с коэффициентом счёта 2n, превышающим заданный и ближайший к нему. Такой двоичный счётчик имеет 2n–KC=D лишних
(неиспользуемых) состояний, подлежащих исключению. Способы
исключения лишних состояний могут быть разными.
1.4.1. Метод занесения дополнения
Триггеры соединяются последовательно и при установке на
счётчике состояния 2n–1 (старший разряд в состоянии «1»), в счётчик записывается сигнал дополнения по цепи обратной связи (ОС).
Для обеспечения надёжной работы процесс записи D не должен совпадать во времени с входными сигналами. С этой целью импульс
записи задерживается на время τ3 , большее времени переходного
процесса в счётчике, но меньшее периода следования входных сигналов. Последнее необходимо, чтобы успеть занести дополнение до
прихода очередного входного импульса.
Структура цепи дополнения (цепи OC) определяется по двоичному коду D. Например, для KC =10 надо взять n=4, тогда дополнение
D=24 – KC=16 – 10= 6(10) = 0110(2), т.е. обратная связь должна быть
подана с прямого выхода старшего разряда на входы предустановки PS (preset) первого T1 и второго T2 триггеров (напомним, что нумерация разрядов начинается с «0»). Схематично структура такого
счётчика показана на рис. 1.5, где ЛЗ – линия задержки.
Надо отметить, что на 8-ом импульсе состояние счётчика изменяется более, чем на «1» от 1000 до 1110, т.е. это счётчик с произ10
Л3
PS
вход
C
T
PS
C
T3
T2
T1
T0
T
PS
C
T
PS
T
C
выход
Рис. 1.5. Структура счетчика с Kс=10,
реализующего метод занесения дополнения
вольным порядком счёта и он может быть использован только для
деления входной частоты в KC раз, но не для прямой индикации
числа импульсов.
Дополнение можно вносить и в начале счёта, т.е. исключать некоторое число первых состояний, что так же приводит к отсутствию
естественного порядка счёта и регистрации в счётчике кода с избытком. Зато это позволяет построить программируемые делители
с переменным KC, путём установки различного кода на входах предустановки. Такой подход реализован в микросхеме программируемого делителя К561ИЕ14, где четырёхразрядный вход предустановки позволяет реализовать деление частоты в диапазоне от 1 до 16.
1.4.2. Метод принудительного обнуления
Число триггеров выбирается так же, как указано выше. Счётчик
работает как обычный двоичный, но при достижении содержимым
счётчика состояния, равного KC в двоичном коде, срабатывает дешифратор, построенный на конъюнкторе, который вырабатывает сигнал сброса, идущий на все триггеры. Способ хорош тем, что
позволяет изменять коэффициент счёта KC очень простым способом, не требующим изменений самой схемы счётчика. Используя
вместо конъюнктора микросхему цифрового компаратора, можно
легко реализовывать счётчик с программируемым KC, подавая на
соответствующие входы компаратора опорный код, соответствующей KC. В счётчике сохраняется естественный порядок счёта, что
позволяет осуществлять прямую индикацию числа импульсов.
На рис. 1.6. показана структура счётчика с KC=10, где за основу
взят последовательный четырёхразрядный суммирующий счётчик
CT2, аналогичный счётчику на рис. 1.1, и реализован дешифратор
11
R
C
ЛЭ1
CT2
&
Q3
Kc=16
Q2
Q1
Q0
вход
Рис. 1.6. Схема счетчика с принудительным обнулением (Kc=10)
на код 10102, собранный на конъюнкторе ЛЭ1. Выходной сигнал
ЛЭ1 принудительно сбрасывает счётчик по входу «R».
1.4.3. Метод разложения KC на сомножители
Недвоичный счётчик можно сделать и без дополнительных элементов. Для этого раскладывают KC на сомножители, каждый из
которых содержит целую степень числа 2 или целую степень числа
2 с добавлением единицы, например
KC = 2b(2a+1).
Сомножитель 2b легко реализуется обычным двоичным счётчиком. Второй сомножитель (2a+1) можно реализовать с помощью
двоичного счётчика с коэффициентом счёта KC=2a и дополнительного триггера, через который осуществляется обратная связь.
Структура такого счётчика показана на рис. 1.7.
Обратная связь
Выход 1
J
CT2
Cп
T
J
выход 2
Q
C
вход
1
K
Kc =2
C
α
1
K
Рис.1.7. Структура счетчика с модулем Kc=2α+1
12
Q
Когда счётчик СТ2 полностью заполниться, образуется сигнал
переполнения Cn=1, который разрешает срабатывание дополнительного триггера. Сигнал с инверсного выхода Q = 0 поступает на
J-вход первого триггера счётчика и заставляет пропустить очередной входной импульс. От этого импульса триггер Т возвращается
в исходное состояние (Q = 1) и снимает запрет на работу счётчика.
Рассмотрим пример реализации этого метода для случая последовательного двоично-десятичного счётчика, схема которого показана на рис. 1.8.
Модуль счёта, равный десяти можно представить в виде сомножителей KC=10=2(22+1). На схеме 1.8 триггер T0 реализует KC1=2,
а триггеры T1, T2 и Т3 позволяют получить KС2= 5=(22+1).
Такая счетная декада состоит из четырех триггеров, но при этом
должна отличается от обычного четырехразрядного СТ тем, что
на каждый десятый, а не шестнадцатый (см. табл. 3 и сравни ее с
табл. 1) импульс счета она должна сбрасываться в нуль. При этом
на выходе должен формироваться сигнал переноса для запуска
счетной декады следующего, более старшего, десятичного разряда.
Так как десятичная цифра представляется в натуральной двоичнодесятичной форме четырехзначным двоичный числом, разряды которого имеют значения 23, 22, 21, 20, то это двоично-десятичное»
представление обозначается как код 8-4-2-1. Состояние счетной
декады в коде 8-4-2-1 поясняется данными табл. 3 и временными
диаграммами на рис. 1.9.
Как следует из табл. 3, состояние счетной декады cоответствует
состояниям двоичного счетчика до цифры 9 включительно, после
Q1
Q0
S
вход
Сброс
1
&J
1
&K
C
R
T0
TT
S
&J
C
1 &K
TT
Q2
S
1
&J
C
1 &K
R
R
T1
T2
TT
Q3
1
S
&J
TT
C
1 &K
R
T3
Q3
Рис. 1.8. Декада последовательного двоично-десятичного счетчика
13
Tc
1
2
3
4
5
6
7
8
9
10
11
τ
Q0
τ
Q1
τ
Q2
τ
Q3
τ
Рис. 1.9. Временные диаграммы двоично-десятичного счетчика
чего при поступлении десятого импульса состояние СТ соответствует коду 0 0 0 0. Для счета чисел до 10 используется одна счетная
декада, для счета чисел до ста, тысячи и так далее используются
соответственно две, три и более счетных декад.
Рассмотрим особенности построения такой декады по сравнению с аналогичным двоичным СТ. Для того, чтобы T1 не переключался в состояние «1» в момент формирования заднего фронта десятого импульса, несмотря на то, что Q0 переходит в этот момент
из состояния «1» в состояние «0», J-вход T1 подключается к Q3 .
В этом случае при Q3 = 1, Q3 .= 0 и, следовательно, Q1 в соответствии
с данными табл. 2 сохраняется в состоянии логического «0», т.е.
исключается переброс T1 в «1».
При поступлении десятого импульса и формировании его заднего фронта условие Q2=0 выполняется автоматически в соответствии
с данными табл. 2 и диаграммами Q1 и Q2 на рис. 1.9. Особенностью
данного СТ является то, что десятый импульс (его задний фронт)
должен переключать Т3 из «1» в «0». Но, если бы тактовый вход T3
соединился с Q2, как в двоичном СТ, то выход Q3 не смог бы больше изменять свое состояние уже после прихода восьмого импульса
счета, так как T1 заблокирован обратной связью с выхода Q3 ,. на
J-вход T1, что приводит к тому, что он сохраняет свое состояние
«0», независимо от изменения уровня на входе С. Поэтому тактовый вход T3 подключается к выходу триггера, который не блокируется обратной связью, т. е. к Q0. Как следует из табл. 3 и рис. 1.9,
T3 переключается в состояние «1» (Q3=1) лишь тогда, когда перед
очередным тактовым импульсом Q1=Q2=1. Для выполнения этого
14
Таблица 3
Таблица состояний двухдекадного двоично – десятичного счетчика
Число в счетчике,
номер входного
тактового импульса
0
1
2
3
4
5
6
7
8
9
10
11
12
–
99
Состояние триггеров
Вторая декада
Первая декада
(старший разряд)
(младший разряд)
Q32
Q22
Q12
Q02
Q31
Q21
Q11
Q01
23
0
0
0
0
0
0
0
0
0
0
0
0
0
–
1
22
0
0
0
0
0
0
0
0
0
0
0
0
0
–
0
21
0
0
0
0
0
0
0
0
0
0
0
0
0
–
0
20
0
0
0
0
0
0
0
0
0
0
1
1
1
–
1
23
0
0
0
0
0
0
0
0
1
1
0
0
0
–
1
22
0
0
0
0
1
1
1
1
0
0
0
0
0
–
0
21
0
0
1
1
0
0
1
1
0
0
0
0
1
–
0
20
0
1
0
1
0
1
0
1
0
1
0
1
0
–
1
условия два J-входа T3 подключается к Q1 и Q2. В этом случае при
подаче восьмого импульса счета Q3=1, при подаче девятого состояние сохраняется, так как Q1=Q2 =0 (см. табл. 2). При подаче десятого импульса T3 переводится в состояние «0» задним фронтом Q0.
1.5. Описание лабораторной установки
В качестве лабораторной установки используется универсальный стенд типа УМ11, питание которого осуществляется от сети
переменного тока частотой 50 Гц и напряжением 220 В.
Установка предназначена для изучения методов построения
цифровых устройств на логических элементах и триггерах, выполненных на микросхемах серии 155.
Лицевая панель стенда представляет собой наборное поле, которое предназначено для построения электрической схемы исследуемого цифрового устройства. На наборном поле нанесено условное
15
графическое обозначение логических и триггерных элементов и
вспомогательных устройств стенда: генератора синхроимпульсов,
генератора одиночных импульсов, элементов задержки, тумблерного регистра, ламповых индикаторов. Входы и выходы логических элементов и триггеров, элементов задержки, генераторов,
осциллографа, выходы тумблерного регистра и входы ламповых
индикаторов выведены на лицевую панель в виде специальных
гнезд. Схемы исследуемых устройств строятся путем коммутации
соответствующих гнезд с помощью специальных соединительных
проводов, которые входят в комплект стенда.
Стенд содержит 43 элемента. Триггерные элементы представлены микросхемами К155ТК2 (два D-триггера) и KI55TKI (четыре
JK-триггера). Триггер типа JK имеет информационные входы J и
К, счетный вход С, установочный вход R, прямой Q и инверсный Q
выходы. Уровень логического «0» на входе R устанавливает триггер
в нулевое состояние. Когда на входе R имеется уровень логической
«1», то информация, поступившая на входы J и K, передается на
выход триггера в момент действия тактового импульса на входе С.
Уровень логической «1» соответствует потенциалу(+2.4...+4.5) В,
уровень логического «0» – (0...0.4) В. При синтезе схем регистров
на D- и JK-триггерах необходимо учитывать следующее.
Триггер D может работать в двух режимах: синхронном, когда
управление производится по входам D (информационный вход)
и С (тактовый вход), и асинхронном (управление по RS-входам).
В рассмотренных схемах используется синхронный режим работы:
для его реализации «нужно подать «1» (уровень +5 В) на вход R и
S триггера. Гнезда с напряжением +5 В, маркированные значком
«+», имеются на наборном поле макета. При синхронном режиме
работа триггера разрешена при С=1, причем переключение происходит по переднему фронту сигнала синхронизации. По асинхронным входам D-триггер функционирует как RS-триггер на вентилях
«И-НЕ», причем сигнал «О» на любом из входов R или S блокирует
действие синхронного входа D.
Триггер типа JK также может работать в синхронном и асинхронном режимах. Условие для асинхронного режима такое же,
как для D-триггера, а именно R=S=1. Триггер имеет двухступенчатую структуру, здесь информация по переднему фронту синхроимпульса С поступает в первую степень, а по заднему – появляется на
выходах триггера.
JK-триггеры, размещенные в установке УМИ, снабжены развитой входной логикой (J, &), суть которой состоит в том, что
16
J = J1J2J3 и K = K1K2 K3. Это означает, что при использовании одного входа на остальные Jдолжна быть подана «1», т. е. +5 В, от соответствующего гнезда на панели макета, или они могут оставаться
открытыми и тогда на них автоматически подается «1».
Генератор одиночных импульсов синхронизируется по входу от
генератора синхроимпульсов и позволяет получать одиночные импульсы положительной и отрицательной полярности при нажатии
кнопки «Пуск».
Тумблерный регистр (восьмиразрядный) предназначен для задания логических уровней «1» и «0». На наборном поле стенда
регистр представлен восемью тумблерами и входными гнездами,
сгруппированными парами.
Ламповые индикаторы содержат восемь элементов индикации,
которые загораются от сигнала, соответствующего логической «1».
Индикаторы могут быть подключены к выходу любого элемента
наборного поля с помощью коммутационных проводов.
Тумблер «Сеть» с лампочкой индикации предназначен для
включения и индикации питания стенда.
Гнезда для подключения осциллографа позволяют подключить
его к выходу любого элемента.
1.6. Порядок выполнения работы
1.6.1. Исследование принципов построения и функционирования
последовательных счетчиков на JK-триггерах
1. Ha основе материала, изложенного в разделе 1.2–1.4, изучить
принципы построения и функционирования последовательных СТ
с Kс = 2m и Kс = 2m+1.
2. Произвести построение схемы последовательного четырехразрядного двоичного суммирующего СТ в соответствии со схемой
на рис. 1.1.
3. Исследовать функционирование СТ, для чего:
– произвести установку триггеров СТ в «0» подачей на установочные входы R логического «0» с любого выхода тумблерного регистра переключением тумблеров из «1» в «0» и обратно;
– соединить выход генератора синхроимпульсов СИ1 или СИ2
с входом синхронизации («СИНХР») генератора одиночных импульсов;
– соединить генератор одиночных импульсов с входом С исследуемого СТ;
– подключить к выходам JK-триггеров СТ ламповые индикаторы;
17
– подать на вход С СТ счетные импульсы от генератора одиночных импульсов, формируя их последовательным нажатием и отпусканием кнопки «ПУСК»;
– определить с помощью ламповых индикаторов логические уровни на выходах Q0, Q1, Q2 и Q3 при подаче заданного числа импульсов,
зафиксировав ’полученные результаты в виде таблицы истинности;
– определить уровни логического «0» или «1» с помощью осциллографа, подключенного к выходу Q3, предварительно откалибровав его.
4. Определить модуль счета Кс и емкость N счетчика, подавая на
вход счетчика импульсы. Сверить полученные данные с их расчетными значениями.
5. Разобрать схему СТ, аккуратно вынимая из гнезд коммутационные шнуры, держа их за основание.
6. Построить схему последовательного СТ с Kс = 2m+1 (величина
Kс задается преподавателем) в соответствии со структурой СТ, приведенного на рис. 1.7.
7. Исследовать функционирование построенного СТ в соответствии с п. п 3, 4. Выполнить требование пункта 5.
1.6.2. Исследование принципов построения и функционирования
параллельных счетчиков на JK-триггерах
1. На основании материала, изложенного в разделе 1.3, изучить
принципы построения и функционирования параллельных счетчиков.
2. Произвести построение схемы параллельного четырехразрядного двоичного СТ в соответствии со схемой на рис. 1.4.
Исследовать функционирование построенного СТ в соответствии
с требованиями п.п. 3, 4 и 5 раздела 1.6.1.
1.6.3. Исследования принципов построения и функционирования
двоично-десятичных счетчиков на JK-триггерах
1. На основании теоретического материала, изложенного в разделе 1.4, изучить принципы построения и функционирования двоично-десятичных СТ.
2. Исследовать влияние на функционирование СТ обратной связи, для этого:
– собрать последовательный двоичный СТ, показанный на рис. 1.1;
– создать обратную связь, соединив выход Q3 с Jвходом T1;
– подать от генератора одиночных импульсов на вход исследуемого СТ импульсы и записать состояние триггеров (выходы Q0,Q1,
Q2 и Q3) при подаче счетных импульсов (от 7-го до12-го);
18
– построить временные диаграммы и объяснить причины смены состояний триггеров при подаче счетных импульсов (от 7-го до
12-го).
3. Исследовать влияние на функционирование СТ связей между
триггерами, для этого:
– соединить дополнительные входы J1 и J2T3 с Q1 и Q2;
– подать на вход СТ счетные импульсы от генератора одиночных
импульсов и записать состояние триггеров (выводы Q0, Q1, Q2 и Q3)
при подаче каждого импульса (от 7-го до 12-го);
– построить временные диаграммы и объяснить смены состояния триггеров при подаче счетных импульсов.
4. К связям между триггерами, организованным по. п.3, добавить связь входа Т3 с выходом Q0, исключив связь Q2 с входом С
(этим завершается построение двоично-десятичного СТ). Провести
исследование собранного счетчика.
1.6.4. Исследование принципов построения счётчика
с принудительным обнулением.
1. На основании материала, изложенного в подразд. 1.4.2, изучить принцип построения счётчика с принудительным обнулением, а также варианты построения дешифраторов на код, соответствующий KC.
2. Произвести построение схемы недвоичного счётчика с принудительным обнулением, имеющим KC≠ 2m (задаётся преподавателем) по аналогии с рис. 1.6.
3. Исследовать функционирование построенного СТ с построением таблицы состояний.
1.7. Содержание отчета
Отчет должен содержать по каждому исследуемому счётчику:
– схему исследуемого счетчика;
– таблицы состояний триггеров;
– временные диаграммы;
– расчеты Kс, N;
– выводы.
1.8. Требования безопасности
При проведении исследования на лабораторной установке следует руководствоваться ГОСТ 12:3.019-80, в котором изложены общие требования безопасности.
19
Установка потребляет электрическую энергию, поэтому существует опасность поражения электрическим током, а при коротком
замыкании в схемах – возможность возникновения пожара. Питающее напряжение схемы составляет 220 В переменного тока частотой 50 Гц. При прикосновении к токонесущим проводам ток через
человека может достигнуть 250 мА, что существенно превышает
величину порогового неотпускающего тока (6...22 мА) и представляет смертельную опасность.
В целях уменьшения электрической и пожарной опасности в
конструкции стенда предусмотрено следующее:
– для подсоединения стенда к сети использован кабель с резиновой наружной изоляцией; 
– материал электрических выводов устойчив к коррозии и обеспечивает надлежащий электрический контакт;
– электрический монтаж выполнен скрытно проводом марки
МГТФ с сопротивлением изоляции более 20000 МОм;
– в цепи питания стенда предусмотрены плавкие предохранители;
– стенд эксплуатируется в помещении, удовлетворяющем требованиям пожарной безопасности и санитарных норм. Освещенность
рабочего места стола не менее 300 лк.
Студенты допускаются к проведению лабораторной работы только после проведения преподавателем инструктажа по вопросам безопасности и методики выполнения работы с обязательной отметкой
в журнале по технике безопасности.
При выполнении исследований необходимо:
– поддерживать на рабочем месте чистоту и порядок, соблюдать
осторожность и быть внимательными;
– немедленно отключать стенд при появлении запаха гари,
дыма, а также при искрении оборудования, появлении необычного
шума или вибрации;
– при возникновении пожара на лабораторном стенде следует
применять для тушения углекислотные огнетушители или сухой
песок.
Запрещается:
– приступать к работе без инструктажа по вопросам безопасности, разрешения преподавателя и регистрации в специальном журнале;
– самостоятельно включать силовые и осветительные рубильники;
– оставлять без наблюдения включенный лабораторный стенд;
– загромождать рабочий стенд посторонними предметами.
20
Лабораторная работа № 2
1. ИССЛЕДОВАНИЕ РЕГИСТРОВ
НА ИНТЕГРАЛЬНЫХ ЭЛЕМЕНТАХ
Цель работы:
– изучение принципов построения и функционирования регистров различных типов;
– построение регистров на основе логических элементов (вентилей, триггеров и т.д.), входящих в состав лабораторной установки,и
исследования их работы.
2.1. Методические указания
2.1.1. Общие сведения о регистрах
Регистром называется цифровой узел, предназначенный для записи и хранения цифровой информации. Кроме функций записи,
хранения и перезаписи информации определенные виды регистров
могут преобразовывать информацию, например, из последовательной (во времени) формы представления в параллельную и наоборот,
сдвигать записанный цифровой код на один или несколько разрядов, как вправо, в сторону младшего значащего разряда, так и влево, в сторону старшего значащего разряда двоичного числа, выводить информацию в прямом и инверсном коде и т.д.
По принципу хранения информации регистры разделяются на
статические и динамические. Статические регистры строят на потенциальных элементах памяти – различных триггерах (как одноступенчатых, так и типа «ведущий-ведомый»). В статических регистрах записанная информация может храниться сколь угодно долго
(при наличии напряжения питания). Для построения динамических
регистров, рассчитанных на кратковременное хранение информации, используется входная емкость МОП-транзистора логического
элемента вентиля, выполненного по КМОП-технологии. Очевидно,
что записанная таким образом информация хранится в течение короткого промежутка времени и находится в постоянном движении.
Основными характеристиками регистра являются:
– разрядность N, определяемая числом разрядов записываемого
и хранимого слова (числа) Аn = {an–1... a1, a0};
– быстродействие, определяемое максимальной тактовой частотой, с которой может производиться запись, считывание и преобразование информации. 
21
Регистры широко применяются в цифровых устройствах для
записи и кратковременного хранения информации – двоичного
числа, слова, вводимого извне или полученного в результате предыдущей операции и предназначенного для последующей обработки. Так, например, регистры входят в состав структуры микропроцессора, где выполняют функции хранения кодов команд, адреса
чисел и т. д., извлекаемых из соответствующих запоминающих
устройств (ЗУ) в процессе работы устройства.
2.1.2. Регистр хранения
Наиболее простые функции выполняет регистр хранения, функциональная схема и условное обозначение которого представлены
на рис. 2.1.
a)
D1.i
ai
D3.1.i
&
D2.i
l
Qi
&
S
С3
D4.i
D3.i
Qi
«Запись»
&
R
R
«Установка 0»
Сч.1
«Считывание
в прямом ходе»
D3.2.i
Сч.2
«Считывание
в обратном ходе»
б)
an–1
А
ai
Q n–1
a0
C3
Qi
C ч.1
C ч.2
Q0
R
Рис. 2.1. Функциональная схема (а) и условное обозначение (б)
одного разряда регистра хранения
22
Основу регистра хранения составляют одноступенчатые асинхронные RS-триггеры (T0...Tn–1), снабженные соответствующей
входной и выходной логикой (D1... D4), предназначенной для осуществления операций записи, ввода и т. д.
Каждый триггер служит для хранения одного бита информации, т. е. одного разряда числа А, и, следовательно, число триггеров в схеме равно числу разрядов N.
Перед записью информации положительным импульсом по
шине «Установка 0» все триггеры устанавливаются в нулевое состояние. Записываемое число подается к установочным входам
S-триггеров через вентили D1.i, управляемые сигналом по шине
«Запись». При С3 = 1 на входе S появляется значение аi и триггер
устанавливается в соответствующее состояние Qi = Si= аi, т. е. число А оказывается записанным в триггерах. При С3=0 входы блокируются и обеспечивается режим хранения информации. Такой
способ записи информации называют параллельным.
Вывод информации из регистра осуществляется также параллельно, в прямом и в обратном коде через вентили D3.1i, D3.2i,
управляемые сигналами Сч.1 и Сч.2. Для считывания информации в соответствующем коде на соответствующую шину необходимо подать единичный сигнал. Например, пусть Qi= 1, тогда при
Сч.1=1 откроется вентиль D3.1i и на его выходе появится значение
Qi = 1, которое через D4.i (схема «ИЛИ») поступит на соответствующий выход регистра. При подаче сигнала считывания в обратном коде (Сч.2=1) открывается вентиль D3.2i и на выход регистра
поступит значение Qi= 0. Регистр с такими же свойствами можно
получить, если использовать одноступенчатые D-триггеры, в этом
случае уменьшается число соединений в узле и число вспомогательных входных и выходных логических вентилей.
2.1.3. Регистр сдвига
Регистр сдвига помимо записи и хранения дает возможность
преобразования информации, в частности путем сдвига ее в заданном направлении под воздействием тактовых импульсов. Такие регистры представляют собой совокупность последовательно соединенных триггеров двухступенчатой структуры (триггеров типа «ведущий- ведомый»). Число триггеров определяется разрядностью
записываемого слова. По направлению сдвига различают регистры
прямого сдвига (вправо, т. е. в сторону младшего значащего разряда), обратного сдвига (влево в сторону старшего значащего разряда)
и реверсивные, допускающие сдвиг в обоих направлениях.
23
Наиболее широко распространены регистры сдвига на JK и Dтриггерах. Схема четырехразрядного регистра сдвига приведена на
рис. 2.2, a, и его условное обозначение на рис. 2.2, б.
Регистр выполнен на JK-триггерах, запускаемых по заднему
фронту импульса, поступившего на вход С, т. е. при переходе С из
«1» в «О», причем значение выходного сигнала Qn+1 определяется
комбинацией сигналов на входах J и K и предыдущим состоянием
триггера Qn (табл. 2.1).
В схеме на рис. 2.2, а, б вход R обеспечивает установку триггеров
T1...T4 в нуль, вход С является тактовым, а вход D ~ информационным, на него подается записываемая информация в виде последовательного кода. При подаче С = 1 в промежуточную ячейку Т1 записывается код J = D1 и K = D1 (так как схема содержит инвертор),
Q1
a)
Q3
Q2
Q4
«Установка 0»
R
D
Q
Q
R
J
R
J
J
C
C
&
R
Q
J
C
Q
Q
K
K
Q
K
T2
T1
C
Q
K
T4
T3
Q2
Q1
Q
R
Q3
Q4
б)
D4
C
R
RG
.
.
.
.
Q1
Q1
Q4
Q4
Рис. 2.2. Схема четырехразрядного регистра сдвига (а)
и его условное обозначение (б)
24
который при переходе С из «1» в «О» появляется на выходе Т1 т. е.
Q1, = DI, а K = D1 (табл. 1).
Теперь подадим на информационный вход другую информацию
D2. После следующего тактового импульса, который подается на
входы всех триггеров регистра одновременно, триггер Т2 воспримет выходной код Т1 т.е. Q2 = DI ( Q2 = D1 ), а триггер Т1 – новую
информацию( Q1 = D2 , Q1=D2). После третьего тактового импульса Q3 = D1, Q2 = D2 и Q1 = D3 (D3 – состояние на входе регистра
в момент прихода третьего импульса). Таким образом, каждый тактовый сигнал приводит к сдвигу содержимого регистра на один разряд вправо и вводу новой информации (табл. 2.2). Регистр, схема
которого представлена на рис. 2.2, является четырехразрядным,
т. е. может хранить четыре бита информации. После четвертого
такта на выходах Q1...Q4 хранится код D1... D4 и можно осуществить параллельный вывод записанной информации в прямом
(Q1...Q4) и в обратном ( Q1 ... Q4 ) кодах.
Наряду с параллельным возможен и последовательный вывод
содержимого регистра, так как для тактовых импульсов с четвертого по седьмой, информация D1-D4 последовательно поступает на
выход Q4 (табл. 2.2).Регистр сдвига можно реализовать и на двухступенчатых D-триггерах (рис. 2.3). В этом случае число межкаскадных связей уменьшено, информация выдается в прямом и обратном кодах с соответствующих выходов триггеров. Шины R и С
играют ту же роль, что и в схеме регистра на JK-триггерах, а число
разрядов (триггеров) может быть произвольным.
Таблица 2.1
Таблица состояний JK – триггера типа «ведущий – ведомый»
(изменение выходного сигнала происходит
в момент перехода С из «1» в «0»)
J
K
Qn
Qn+1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
1
0
25
Таблица 2.2
Таблица работы четырехразрядного регистра сдвига
С
1
2
3
4
1
2
3
4
5
6
7
D1
D2
D3
D4
D5
D6
D7
–
D1
D2
D3
D4
D5
D6
–
–
D1
D2
D3
D4
D5
–
–
–
D1
D2
D3
D4
Q2
Q1
D
D
D
Q
Q
C
C
Q
R
Q
R
R
C
Q1
Q2
Рис. 2.3. Схема регистра сдвига на D – триггерах
2.1.4 Кольцевой регистр.
Как следует из рассмотрения работы регистра сдвига, при последовательном выводе его содержимого происходит стирание записанной информации (начиная с D1 на пятом такте работы). Если
необходимо осуществить последовательный вывод информации без
ее стирания, следует применять кольцевой регистр, схема которого
представлена на рис. 2.4.
В схеме кольцевого регистра информация, появляющаяся на
выходе QN, может вводиться снова при помощи цепи обратной связи, состоящей из вентилей D2.1 – D2.2. При Cóïð = 1 вентиль D 2.2
заблокирован Cóïð = 0, а D 2.1 открыт и на вход DN регистра поступает информация Dвх(DN = Dвх). При Cóïð =0 D 2.1 блокирован, a
26
«Установка 0»
D2.1
D2.3
D
&
&
1
&
C упр
0
C упр
C
QN
R
DN
QN
RG
Q1
C
D2.2
Q1
Рис. 2.4. Схема кольцевого регистра
D 2.2 открыт (так как Cóïð = 1) и на вход DN поступает информация со схемы, т. е. DN = QN, причем после N тактовых импульсов
регистр вновь находится в исходном состоянии. Таким образом,
состояние Cóïð определяет вводится ли в регистр новая информация.
2.1.5. Регистр сдвига с параллельным вводом
В тех случаях, когда одновременно с последовательным вводом
информации необходимо иметь возможность ее параллельного ввода в регистр сдвига, он дополняется входной логикой, позволяющий осуществить параллельный ввод.
Схема двухразрядного регистра сдвига с параллельным вводом
представлена на рис. 2.5.
Регистр собран на D-триггерах двухступенчатой структуры,
в которых запись информации происходит также при изменении
значения сигнала на тактовом входе С из «1» в «0». Для осуществления параллельного ввода числа А{а2, а1}предусмотрена входная
логика D1 – D3.
Так, при Супр= 0 ( Cóïð = 1) вентили D1.2 и D2.2 блокированы
и информационный вход триггера Т1 через открытый D1.1 и D1.3
подключен к входу регистра Dвх, а вход Т2 через D2.1 и D2.3 – к выходу Q1 триггера Т1, что позволяет осуществить последовательный
сдвиг информации. При Супр = 1 ( Cóïð = 0) вентили D 1.1 и D 2.1
оказываются блокированными, a D 1.1 и D 2.1 – открытыми, что
27
R
Т1
Т2
Q1
R
Q2
R
C
D
C
D
C
D1.3
D2.3
1
&
1
&
Dвx D1.1
D1.2
&
&
D2.1
D2.2
C упр
D3
C упр
C упр
A
a1
a2 }
Рис. 2.5. Схема регистра сдвига с параллельным вводом
позволяет вводить в разряды (триггеры) регистра число А{а2, а1},
т. е. осуществить параллельный ввод информации. Очевидно, число разрядов может быть любым, т. е. схема регистра организована
вокруг шин С, R, Супр.
2.1.6. Реверсивные регистры
Реверсивные регистры объединяют в себе свойства регистров
прямого и обратного сдвига. Строятся они по тем же схемотехническим принципам, что и однонаправленные регистры сдвига, но с
использованием дополнительной логики в межразрядных связях.
На рис. 2.6 представлена функциональная схема разряда реверсивного регистра. Он состоит из тактируемого (двухступенчатого
или динамического) D-триггера Тi и логической схемы Di, типа
«2И-ИЛИ», на входы которой поданы:
Qi–1 – сигнал с выхода младшего значащего разряда или выходной cигнал, если i= 1, т. е. рассматриваемый разряд – первый;
Qi+1 – сигнал с выхода старшего значащего разряда;
Cупр – управляющий сигнал и его инверсное значение Супр.
28
Di 1
C упр
&
Ti
1
Qi–1
D
С упр
Q1
Q
&
C
Qi+1
R
Di 2
C
R «Установка 0»
Рис. 2.6. Функциональная схема реверсивного регистра
При Супр= 1 ( Cóïð =0) вентиль Di.1 открыт, a Di.2 блокирован
и на вход триггера поступает сигнал с младшего значащего разряда (Qi–1), т. е. схема работает как регистр сдвига вправо. При
Супр = 0 ( Cóïð = 1) блокированным оказывается вентиль Di.1 и
на вход триггера попадает сигнал со старшего значащего разряда
(Qi+1), т. е. осуществляется обратный сдвиг записанной информации. Как и во всех предыдущих схемах, вход R служит для установки нуля, а вход С – для подачи тактового импульса. Схема реверсивного регистра на двух D-триггерах показана на рис. 2.7
C упр
Супр
Q3
1
2 &
3
D
1
1
D
&
2
TT
3
&
C
4
D1
4
Q
D2
T1
1
D TT
&
C
Q
T2
Q1
Q2
Рис. 2.7. Реверсивный регистр на D-триггерах
29
Схема работает как регистр прямого сдвига при Супр = 1 и обратного при Cóïð = 1. Так как в качестве входной логики использованы элементы «2И-ИЛИ-НЕ», информация в следующий разряд
снимается с инверсных выходов триггеров.
2.1.7. Микросхемы регистров
В сериях цифровых микросхем имеются различные однокристальные регистры, в том числе и многофункциональные. Так, серия 564, выполненная по КМОП-технологии, содержит:
564ИР9 – четырехразрядный универсальный регистр сдвига;
564ИР2 – два четырехразрядных регистра сдвига в одном корпусе;
564ИР6 – восьмиразрядный универсальный регистр сдвига;
564ИР11 и 564ИР12 – многоцелевые регистры.
В состав ТТЛ серии 155 входит микросхема К155ИР1, представляющая собой четырехразрядный универсальный регистр сдвига.
Включены микросхемы регистров различного назначения и в состав других серий.
2.2. Описание лабораторной установки
См. разд. 1.5 лабораторной работы№1 «Исследование счетчиков
на интегральных элементах».
2.3. Порядок выполнения лабораторной работы
Задание №1
При выключенном питании макета собрать четырехразрядный
регистр сдвига вправо на JK-триггерах в соответствии со схемой,
представленной на рис. 2.2, а. Вместо входного инвертора следует входы J и K первого триггера соединить соответственно с парой
гнезд «+» и «0» тумблерного регистра макета. Тогда в верхнем положении комбинация входных сигналов составляет JK=10 (в первый триггер будет записываться единица), в нижнем – наоборот.
Для обеспечения работы триггеров в синхронном режиме входы
R и S подсоединить к гнездам «+» макета. Свободные информационные входы триггеров (&J и &K) можно оставить открытыми.
Прямые выходы триггеров следует дополнительно подключить
к гнездам элементов индикации макета, что позволяет фиксировать состояние разрядов регистра.
Входы синхронизации (С) попарно подключаются к гнездам
«П» генератора одиночных импульсов, на вход «СИНХР» которого
30
следует подать положительные импульсы частотой 500 кГц от генератора синхроимпульсов.
Для упрощения соединений сборку схемы (подключение входов
С, R, S и подключение к индикации) следует выполнять сдвоенными перемычками.
Собранную схему показать преподавателю или лаборанту.
Включить питание макета. Обнулить разряды регистра. Для
чего подать входной сигнал J= 0 и K = 1. Затем нажатием и отпусканием кнопки «ПУСК» добиться, чтобы все четыре индикатора
погасли.
Исследовать работу схемы, варьируя комбинации входных сигналов и пользуясь кнопкой «ПУСК».
Результаты представить в виде таблицы, аналогичной табл. 2.2,
подставляя вместо D1...D7 значения записанных входных сигналов (на входе J первого триггера).
5. Показать работу схемы и результаты исследований преподавателю. Разобрать соединения схемы.
Задание №2
Собрать на выключенном макете двухразрядный регистр с
управляемым направлением сдвига на D-триггерах по схеме, приведенной на рис. 2.7.
Для сборки рекомендуется воспользоваться ЛЭ «2И-ИЛИ-НЕ»,
обозначенными цифрами 2 и 6, и любой парой D-триггеров (например, 5 и 7).
Для обеспечения синхронного режима работы входы R и S триггеров следует подсоединить к гнездам «+» на панели макета.
Входы С триггеров подключаются к выходу « » генератора
одиночных импульсов, на вход «СИНХР» которого подаются положительные импульсы частотой 500 кГц от генератора синхроимпульсов. Для подачи управляющих сигналов и входной переменной D следует воспользоваться тумблерами, расположенными
в нижней части макета. Например, первый тумблер можно применить для формирования направления сдвига Cупр и Cóïð , подсоединив соответствующие входы ЛЭ D1 и D2 к гнездам «+» и «0»,
находящимися над тумблером. Второй тумблер используется для
формирования входного сигнала («1» и «0» в верхнем и нижнем
его положениях), а третий – для формирования сигнала Q, подаваемого на вход 1D2 (выход старшего значащего разряда). Инверсные выходы триггеров необходимо подключить к элементам
индикации макета.
31
Для упрощения соединений сборку рекомендуется выполнять,
где это необходимо, сдвоенными перемычками. Собранную схему
показать преподавателю.
Включить макет и, изменяя состояния сигналов на Супр( Cóïð ),
D и Q3 проанализировать работу схемы.
Как следует из описания, при Супр= 1 и любых значениях Q3
в регистр записываются значения D(сдвиг вправо), а при Супр= 0
( Cóïð = 1) и любых значениях D в регистр справа налево записываются значения Q3. Все изменения состояния триггеров происходят
при нажатии кнопки «ПУСК». Данные свести в таблицу (в произвольной форме).
Показать полученные результаты преподавателю. Выключить
макет и разобрать схему соединений.
2.4. Содержание отчета
Отчет должен содержать (в соответствии с выполненным заданием на работу):
– схему исследуемого регистра;
– таблицы состояний разрядов регистра;
– выводы по проделанной работе.
2.5. Требования безопасности
См. разд. 1.8 лабораторной работы №1 «Исследование счетчиков
на интегральных элементах».
32
Лабораторная работа №3
3. ИССЛЕДОВАНИЕ КОМБИНАЦИОННЫХ УСТРОЙСТВ
Комбинационными называются функциональные узлы, которые построены только на логических элементах и не содержат элементов памяти. Иначе их называют автоматы с нулевой памятью.
Состояние комбинационного узла однозначно определяется входным сигналом и не зависит от предыдущего состояния.
3.1. Исследование логических функций
«Исключающее ИЛИ» и её инверсии
Сумматор по модулю «2» в случае наличия только двух входов
выполняет функцию логического элемента «Исключающее ИЛИ».
Фактически получается узел неравнозначности, т.е. сигнал на выходе равен «1» только при несовпадении значений входных сигналов.
y = a Å b = a ´b + a´b
Преобразуем последнее выражение по теореме де Моргана.
y = a ´ b + a ´ b = ab ´ ab
Coответствующий этой структурной формуле схемотехнический
вариант в базисе И-НЕ показан на рис. 3.1.
a
&
b
ab
&
&
y= aÅb
&
&
ab
Рис. 3.1. Реализация функции y = a Å b в базисе И-НЕ
33
&
y= aÅb
&
&
&
&
Рис. 3.2. Реализация функции y = a Å b в базисе И-НЕ
a
а)
&
1
b
y= aÅb
&
&
&
б) a
&
b
&
&
1
&
Рис. 3.3. Варианты исполнения функций:а) y = a Å b б) y = a Å b
34
Для функции y = a Å b сигнал на выходе равен «1» при двух одинаковых входных сигналах.
y = a Å b = ab + ab = ab + ab = ab * ab .
Схематическое решение в базисе И-НЕ представлено на рис. 3.2.
Дополнительно те же функции можно исследовать на схемах,
представленных на рис. 3.3, а, б.
В лабораторной работе необходимо построить по указанию преподавателя некоторые схемы для реализации рассматриваемых
функций и получить для них таблицы истинности, задавая различные двоичные входные сигналы.
Контрольные вопросы
1. Написать основные формулы булевой алгебры.
2. Объяснить, что означают термины «позитивная логика» и
«негативная логика».
3. Написать таблицы истинности для функций y = a Å b и
y = a Å b.
4. Пояснить смысл термина «Исключающее ИЛИ».
5. Объяснить, что означает термин «нормальная дизъюнктивная форма» записи логических переменных.
3.2. Построение схемы мультиплексора
на два входа
Мультиплексор (МХ) – управляемый кодом коммутатор нескольких входов на один выход. МХ содержит две группы входов – информационные и управляющие. С выходом соединяется тот входной
сигнал, индекс которого, записанный в двоичной форме, совпадает
с управляющим кодом. В случае четырёх входных каналов достаточно иметь два разряда в управляющем двоичном коде. Соответствующая структурная формула может быть записана в виде:
y = a1a0 x0 + a1a0 x1 + a1a0 x2 + a1a0 x3 .
Для случая двух входов МХ реализует функцию y = ax0 + ax1.
Используя аксиомы алгебры логики и теорему де Морга-
на, эту функцию можно преобразовать к виду: y = ax0 + ax1 = ax0 + ax1 =
= ax0 + ax1 = ax0 + ax1 = ax0 ´ ax1. В работе требуется построить схему МХ на
35
а
&
&
&
x0
y
&
x1
Рис. 3.4. Схема мультиплексора на два входа
логических элементах 2И-НЕ (рис. 3.4) и проверить её функционирование.
Контрольные вопросы
1. Что такое мультиплексор и мультиплексирование?
2. Что такое демультиплексор и демультиплексирование?
3. Построить схему мультиплексора на четыре входа (канала).
4. Построить схему демультиплексора на четыре выхода (канала).
3.3. Построение схемы цифрового компаратора
Цифровой компаратор предназначен для сравнения двух многоразрядных двоичных чисел. В простейшем случае требуется лишь
установить факт равенства числа А и В. Для этого производится поразрядное тестирование чисел А и В с помощью, например
функции равнозначности y = a Å b = ab + ab . Число сумматоров
должно быть равно разрядности чисел. Выходы сумматоров подключаются к схеме И. Только при совпадении значений всех разрядов чисел А и В на выходе будет «1». Для установления знака
неравенства А>В или А<В, используют специальные тестовые
схемы, начиная со старших разрядов. Ограничим рассмотрение
одноразрядным случаем для построения компаратора в базисе
2И-НЕ.
Преобразуем выражение для функции равнозначности с помощью теоремы де Моргана y = ab + ab = ab ´ ab .
В результате получаем схему компаратора, показанную на
рис. 3.5. Необходимо собрать эту схему и проверить её работоспособность.
36
a
&
b
&
Ya=b
&
&
&
&
Yа ≠b
Рис. 3.5. Схема компаратора на два входа
Контрольные вопросы
1. Как производится сравнение двоичных чисел? Сравните числа 1011 и 1001, используя предложенный алгоритм.
2. Как сравниваются два одноразрядных числа?
3. Как можно сравнивать двоично-десятичные числа?
4. Показать, как могут соединяться компараторы типа К555СП1
при увеличении разрядности сравниваемых чисел.
3.4. Описание лабораторной установки
См. разд. 1.5 лабораторной работы №1 «Исследование счётчиков
на интегральных элементах».
3.5. Порядок выполнения работы
1. Собрать на выключенном макете схемы по указанию преподавателя из перечня «Исключающее ИЛИ» и её инверсное значение,
мультиплексор, компаратор. При этом нужно руководствоваться
схемами на рис 3.1 – 3.5. Для реализации устройств обычно достаточно логических микросхем макета, обозначенных номерами
6,11,12,13,14,20,21.
2. Исследовать работу устройства, варьируя комбинации входных сигналов.
3. Представить результаты работы в виде таблицы истинности и
показать её преподавателю.
4. Выключить макет и разобрать схему соединений.
37
3.6. Содержание отчёта
Отчёт должен содержать (в соответствии с выполненным заданием на работу):
– схему исследуемого устройства;
– теоретическое обоснование;
– таблицу состояний устройства;
– выводы по проделанной работе
3.7. Требования безопасности
Смотри раздел 1.8 лабораторной работы №1 «Исследование
счётчиков на интегральных элементах»
Библиографический список
1. У. Титце, К. Шенк. Полупроводниковая схемотехника. 12 изд.
М.: ДМК Пресс, 2008. 942 с.
2. Угрюмов Е. П. Цифровая схемотехника. БХВ-Петербург,
2010, 816 с.
3. Токхейм Р. Основы цифровой электроники. М.: Мир, 1988. 392 с.
4. Опадчий Ю. Ф., Глудкин О. П., Гуров А. И. Аналоговая и цифровая электроника: учеб. для вузов / под ред. О. П. Глудкина. М.:
Горячая линия – Телеком, 2005. 768 с.
38
Содержание
Лабораторная работа № 1............................................................. 1. ИССЛЕДОВАНИЕ СЧЕТЧИКОВ
НА ИНТЕГРАЛЬНЫХ ЭЛЕМЕНТАХ............................................ 1.1. Методические указания.................................................... 1.2. Последовательные двоичные счётчики................................ 1.3. Параллельные двоичные счетчики...................................... 1.4. Недвоичные счётчики....................................................... 1.5. Описание лабораторной установки...................................... 1.6. Порядок выполнения работы............................................. 1.7. Содержание отчета........................................................... 1.8. Требования безопасности .................................................. 3
3
3
6
8
10
15
17
19
19
Лабораторная работа № 2...........................................................................
1. ИССЛЕДОВАНИЕ РЕГИСТРОВ
НА ИНТЕГРАЛЬНЫХ ЭЛЕМЕНТАХ............................................ 2.1. Методические указания.................................................... 2.2. Описание лабораторной установки...................................... 2.3. Порядок выполнения лабораторной работы.......................... 2.4. Содержание отчета........................................................... 2.5. Требования безопасности................................................... 21
Лабораторная работа №3.............................................................. 3. ИССЛЕДОВАНИЕ КОМБИНАЦИОННЫХ УСТРОЙСТВ............... 3.1. Исследование логических функций «Исключающее ИЛИ»
и её инверсии......................................................................... 3.2. Построение схемы мультиплексора на два входа................... 3.3. Построение схемы цифрового компаратора.......................... 3.4. Описание лабораторной установки...................................... 3.5. Порядок выполнения работы............................................. 3.6. Содержание отчёта........................................................... 3.7. Требования безопасности................................................... 33
33
21
21
30
30
32
32
33
35
36
37
37
38
38
Библиографический список.......................................................... 38
39
Документ
Категория
Без категории
Просмотров
1
Размер файла
1 756 Кб
Теги
dmitrievnedelin
1/--страниц
Пожаловаться на содержимое документа