close

Вход

Забыли?

вход по аккаунту

?

Kasper Kosmachev

код для вставкиСкачать
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
Федеральное государственное автономное образовательное учреждение
высшего профессионального образования
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ
ЭЛЕМЕНТНАЯ БАЗА
ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
И СЕТЕЙ
Методические указания
для выполнения лабораторных работ
Санкт-Петербург
2013
Составители: Д. Я. Каспин, В. М. Космачев, В. В. Петренко
Рецензент доктор технических наук, профессор А. П. Шепета
Рассмотрен цикл лабораторных работ по дисциплине «Элементная база вычислительных систем и сетей». Цель лабораторных работ – формирования практических знаний об основах построения и
эксплуатации вычислительных систем и сетей.
Методические указания предназначены для студентов специальности 080801 «Прикладная информатика (в экономике)».
Подготовлены кафедрой бизнес-информатики и рекомендованы
к изданию редакционно-издательским советом Санкт-Петербургского государственного университета аэрокосмического приборостроения.
Редактор А. В. Подчепаева
Верстальщик С. Б. Мацапура
Сдано в набор 21.06.13. Подписано к печати 03.07.13.
Формат 60×84 1/16. Бумага офсетная. Усл. печ. л. 2,09.
Уч.-изд. л. 2,25. Тираж 100 экз. Заказ № 360.
Редакционно-издательский центр ГУАП
190000, Санкт-Петербург, Б. Морская ул., 67
© Санкт-Петербургский государственный
университет аэрокосмического
приборостроения (ГУАП), 2013
Лабораторная работа № 1
АНАЛИЗ И СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ
С ОДНИМ ВЫХОДОМ
Цель работы: изучение принципов построения комбинационных (логических) схем путем осуществления следующих действий:
− составление таблицы истинности работы логического устройства;
− составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;
− составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора;
− проверка работоспособности схемы по таблице истинности с
помощью эмулятора.
Основные теоретические положения
Обработка входной информации Х в выходную Y в любых схемах
ЭВМ обеспечивается преобразователями или цифровыми автоматами двух видов: комбинационными схемами и схемами с памятью.
Комбинационные схемы (КС) – это схемы, у которых выходные сигналы Y = (y1, у2, ..., уm) в любой момент дискретного времени однозначно определяются совокупностью входных сигналов
Х = (х1, х2, ..., хп), поступающих в тот же момент времени t. Реализуемый в КС способ обработки информации называется комбинационным, потому что результат обработки зависит только от комбинации входных сигналов и формируется сразу же при поступлении
входных сигналов. Поэтому одним из достоинств комбинационных
схем является их высокое быстродействие. Преобразование информации однозначно описывается логическими функциями вида
Y = f(X). Значение функции различно для разных комбинаций
входных переменных и может быть задано с помощью специальной
таблицы – таблицы истинности. В левой части этой таблицы пере3
числены всевозможные комбинации входных переменных (наборы
значений), а в правой – возможные реакции выходных сигналов.
По данной таблице нетрудно составить аналитическое выражение
(зависимость) для функции. Для этого наборы переменных, на
которых функция принимает значение единицы, записываются
как конъюнкции (логическое умножение) и связываются знаками
дизъюнкции (логического сложения). Такие формы функций получили название дизъюнктивных нормальных форм (ДНФ). Если
в этих функциях конъюнкции содержат все без исключения переменные в прямом или инверсном значении, то такая форма функций называется совершенной.
Алгебра логики устанавливает правила формирования логически полного базиса простейших функций, из которых могут строиться любые более сложные. Наиболее привычным базисом является набор трех функций: инверсия – [, дизъюнкция – v, конъюнкция – &}. Работа с функциями, представленными в этом базисе,
очень похожа на использование операций обычной алгебры.
Алгебра логики устанавливает, что существуют и другие комбинации простейших логических функций, обладающих свойством
логической полноты. Например, наборы логических функций ИЛИНЕ («отрицание дизъюнкции» – Стрелка Пирса) или И-НЕ («отрицание конъюнкции» – штрих Шеффера) также являются логически
полными. Последние интересны еще и тем, что являются минимальными базисами, так как включают только по одной операции.
Логическое выражение функции, получаемое на основе таблицы истинности в виде совершенной дизьюнктивной формы, может
быть упрощено путем его минимизации.
По упрощенным выражениям можно построить техническое
устройство, имеющее минимальные аппаратные затраты.
Проблема минимизации логических функций решается на основе применения законов склеивания и поглощения с последующим
перебором получаемых дизъюнктивных форм и выбором из них оптимальной (минимальной). Существует большое количество методов минимизации логических функций. Все они отличаются друг
от друга спецификой применения операций склеивания и поглощения, а также различными способами сокращения переборов. Среди
аналитических методов наиболее известным является метод Квайна – МакКласки, среди табличных – метод с применением диаграмм
Вейча (карт Карно). Графические методы минимизации отличаются большей наглядностью и меньшей трудоемкостью, однако их
применение эффективно при малом числе переменных (меньше 5).
4
Рассмотрим последовательность действий минимизации логических функций на примере.
Найти минимальную дизъюнктивную форму функции Y = f(x1,
x2, x3), заданной таблицей истинности (табл. 1.1).
Таблица 1.1
x1
x2
x3
Y
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
1
1
1
1
0
1
По данным таблицы запишем аналитическое выражение:
y = x1 x2 x3 Ú x1x2 x3 Ú x1x2 x3 Ú x1 x2 x3 Ú x1 x2 x3 Ú x1x2 x3 .
Пунктирными линиями в этом выражении отмечены пары конъюнкций, к которым можно применить операцию склеивания типа
w × x Ú w × x = w × (x Ú x) = w. Особенно хорошо это видно при использовании диаграммы Вейча, в которой «склеиваемые» конъюнкции
находятся по соседству друг с другом. Диаграмма Вейча (табл. 1.2)
просто по-другому интерпретирует таблицу истинности (табл. 1.1).
Таблица 1.2
x2
x1
x1 x 2 x 3
x1
x1 x 2 x *3
x3
x2
x1 x 2 x *3
x1 x 2 x *3
x1 x 2 x 3*
x1 x 2 x 3
x3
x1 x 2 x *3
x1 x 2 x 3*
x3
5
После выделения конъюнкций (они отмечены звездочкой), видно, какие конъюнкции могут образовывать пары для склеивания.
У данной функции существует пять безызбыточных дизъюнктивных форм, из которых только две являются минимальными.
Одну из них можно получить, если взять пары для склеивания как
указано на диаграмме Вейча. В результате получается минимизированное логическое выражение:
y4 = x1 x3 Ú x2 x3 Ú x1 x2 .
В соответствии с полученным минимизированным логическим
выражением строится функциональная электрическая схема.
Признаком комбинационной схемы является отсутствие цепей
обратной связи. Примерами комбинационных схем являются: сумматоры, схемы сравнения и преобразования кодов, шифраторы, дешифраторы, мультиплексоры, демультиплексоры и большинство
арифметических устройств.
Комбинационная схема строится на основе логических элементов, реализующих функции алгебры логики. Число входов таких
элементов соответствует числу аргументов воспроизводимой булевой функции. Логические элементы различаются между собой видом реализуемой функции, количеством входов и выходов, технологией изготовления (электрическими параметрами).
Современные технологии позволяют изготавливать микросхемы, содержащие десятки тысяч логических элементов.
Группа интегральных микросхем (ИМС), выполненных по одинаковой или близкой технологии, имеющих сходные технические
характеристики и предназначенных для совместной работы в составе средств вычислительной техники, называется серией ИМС.
Основу каждой серии ИМС составляют логические элементы (ЛЭ).
Примечание: Особенностью лабораторной установки, на которой проводятся работы этого курса, является то, что свободные входы всех ИМС трактуются ею как подключенные к сигналу «Лог.О»,
неиспользуемые И-входы либо объединяют с используемым входом (если при этом не превышена нагрузка для источника сигнала),
либо подключают к источнику сигнала «Лог. 1». Таким источником может быть элемент И-НЕ с зануленными входами.
Синтез электрической функциональной схемы
Для составления схемы электрической функциональной необходимо, прежде всего, решить задачу написания системы собствен6
ных функций или функции, отражающей логику работы этой схемы и имеющей однозначное решение. Для этого составляют таблицу
истинности, в которой задается значение функции в зависимости от
комбинации входных сигналов.
Синтез состоит в построении функциональной электрической
схемы по минимизированной функции (в базисе {И, НЕ и ИЛИ},
{И-НЕ} или {ИЛИ-НЕ}). Для выполнения синтеза необходимо:
− по таблично-заданной функции, описывающей работу заданной схемы, составить СДНФ;
− минимизировать СДНФ с помощью законов и аксиом алгебры
логики либо диаграмм Вейча;
− начертить функциональную электрическую схему по минимизированной функции.
Описание мнемосхемы эмулятора
универсального лабораторного комплекса
На мнемосхеме эмулятора универсального лабораторного комплекса размещены:
− кнопки (перключатели) с гнездами и индикаторами для задания входных переменных при изучении работы собранных схем;
− логические элементы:
D9-D12; D13-D16 – 8 элементов «2ИЛИ»;
D17-D20; D21-D24 -8 элементов «2И»;
D25- D28; D29-D32 – 8 элементов «2ИЛИ-НЕ»;
D33-D36; D37-D40 – 8 элементов «2И-НЕ»;
D41-D46 – 6 элементов «НЕ» (инверторов);
DD47-D50 – 4 элемента «5ИЛИ-НЕ»;
D55-D58 – 4 элемента «4И-НЕ»;
D51-D54 – 4 элемента «М2».
Гнезда и индикаторы на входах и выходах всех элементов обеспечивают соединение элементов и контроль состояния входов и
выходов (если индикатор не горит – состояние «О», горит – состояние «1»).
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Получить у преподавателя индивидуальное задание на выполнение лабораторной работы.
7
В соответствие с заданием:
− составить таблицу истинности;
− написать СДНФ заданной функции;
− минимизировать СДНФ;
− начертить схему электрическую функциональную в базисе
Буля, Шеффера, Пирса.
Запустить эмулятор в режиме «Логические элементы».
Собрать на мнемосхеме схему электрическую функциональную
в одном из базисов в соответствии с индивидуальным заданием.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы,
проверить работоспособность схемы по таблице истинности.
В случаи несовпадения результатов найти ошибку и устранить
ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы в соответствие с таблицей истинности.
Отчет должен содержать:
− цель работы;
− таблицу истинности;
− СДНФ, составленной по таблице истинности;
− минимизацию логической функции с помощью диаграммы
Вейча (карт Карно);
− схемы электрические функциональные, представленные в базисах Буля, Пирса или Шеффера;
− выводы о проделанной работе.
8
Лабораторная работа № 2
АНАЛИЗ И СИНТЕЗ ДЕШИФРАТОРА
И ШИФРАТОРА
Цель работы: изучение принципов построения дешифратора и
шифратора путем осуществления следующих действий:
− составление таблицы истинности работы логического устройства;
− составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;
− составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора;
− проверка работоспособности схемы по таблице истинности с
помощью эмулятора.
Основные теоретические положения
Дешифраторы (ДШ) – это комбинационные схемы с n входами и m = 2n выходами. Единичный сигнал, формирующийся на одном из m выходов, однозначно соответствует комбинации входных
сигналов. Например, разработка структуры ДШ для n = 3 согласно
методике, изложенной в описании лабораторной работы № 1, позволяет получить 8 (по количеству функций-выходных сигналов)
таблиц истинности (табл. 2.1) и логические зависимости.
Таблица 2.1
Таблица истинности дешифратора
Входы
Выходы
x1
x2
x3
у0
y1
...
y5
...
y7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
...
0
0
0
0
0
1
0
0
...
0
0
0
0
0
0
0
1
9
Дешифраторы широко используются в ЭВМ для выбора информации по определенному адресу, для расшифровки кода операции
и др.
Логические зависимости дешифратора:
y0 = x1 x2 x3 ,
y4 = x1 x2 x3 ,
y1 = x1 x2 x3 ,
y5 = x1 x2 x3 ,
y2 = x1x2 x3 ,
y6 = x1x2 x3 ,
y3 = x1x2 x3 ,
y7 = x1x2 x3 .
На рис. 2.1 представлены структурная схема ДШ, построенная
в базисе (И-НЕ, И), и условное ее обозначение на принципиальных
электрических схемах ЭВМ. Кружочки у линий, выходящих из логических элементов, указывают на инверсию функций, реализуемых элементами.
Шифратор (ШР) решает задачу, обратную схемам ДШ, т. е. по
номеру входного сигнала формирует однозначную комбинацию
выходных сигналов. Номер входного сигнала определяется присутствием логической единицы на соответствующем входе (только одном). Соответствие комбинации выходных сигналов номеру
входного можно задать соответствующей таблицей. Для 4 входных
сигналов она может выглядеть следующим образом (табл. 2.2).
а
б
Рис. 2.1. Структурная схема дешифратора (а) и обозначение
дешифратора на принципиальных электрических схемах (б)
10
Таблица 2.2
Входы
Выходы
x1
x2
x3
x4
y1
y2
1
0
0
0
0
1
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
1
1
0
Состояния входов табл. 2.2 содержат только по одному единичному элементу. Другие произвольные комбинации входов недопустимы.
Данная таблица, по существу, представляет из себя две неполные таблицы истинности для двух выходных сигналов – y1 и y2.
Полные таблицы истинности представлены в табл. 2.3.
Таблица 2.3
Входы
Выходы
x1
x2
x3
x4
y1
y2
0
0
0
0
0*
0*
0
0
0
1
0
0
0
0
1
0
0
1
0
0
1
1
0*
1*
0
1
0
0
1
0
0
1
0
1
1*
1*
0
1
1
0
1*
0*
0
1
1
1
1*
1*
1
0
0
0
1
1
1
0
0
1
1*
1*
1
0
1
0
1*
1*
1
0
1
1
1*
1*
1
1
0
0
1*
1*
1
1
0
1
1*
1*
1
1
1
0
1*
1*
1
1
1
1
1*
1*
11
Значения выходных сигналов со знаком * означают, что они не
были заданы в исходной табл. 2.2 и могут быть заданы произвольно. В данном случае это доопределение делалось из условия минимизации логических схем, реализующих таблицы истинности, что
иллюстрируется диаграммой Вейча для функции y1 (табл. 2.4).
В результате получается минимизированное логическое выражение:
y1 = x1 Ú x2 .
Аналогично для функции y2:
y2 = x1 Ú x3 .
Пример построения ШР для семи входных сигналов иллюстрируется неполными таблицами истинности для трех выходных сигналов-логических функций (табл. 2.5) и схемами на рис. 2.2.
Таблица 2.4
x4
x4
x1
x1
x4
1*
1*
1*
1
1*
1*
1*
1*
1*
1*
1*
1
0
0*
0
0*
x3
x2
x2
x2
x3
Таблица 2.5
Таблица истинности шифратора
Входы
12
Выходы
x1
x2
x3
x4
x5
x6
x7
y1
y2
y3
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
0
0
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
1
0
1
а
б
Рис. 2.2. Структурная схема шифратора (а) и обозначение шифратора
на принципиальных электрических схемах (б)
Логические зависимости шифратора:
y2 = x1 Ú x3 Ú x5 Ú x7 ,
y1 = x2 Ú x3 Ú x6 Ú x7 ,
y0 = x4 Ú x5 Ú x6 Ú x7 .
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы по СДНФ из таблично-заданной функции, описывающей работу заданной схемы.
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Получить у преподавателя индивидуальное задание на выполнение лабораторной работы.
В соответствие с заданием оформить отчет по лабораторной работе:
− составить таблицы истинности;
− написать СДНФ полученных функций;
− начертить схемы электрические функциональные в базисе
Буля, Шеффера или Пирса.
13
Запустить эмулятор в режиме «Логические элементы».
Собрать на мнемосхеме схему электрическую функциональную
в одном из базисов.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы,
проверить работоспособность схемы по таблице истинности.
В случаи несовпадения результатов найти ошибку и устранить
ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы в соответствие с таблицей истинности.
Отчет должен содержать:
− цель работы;
− таблицу истинности;
− СДНФ, составленной по таблице истинности;
− схемы электрические функциональные, представленные в базисах Буля, Пирса или Шеффера;
− выводы о проделанной работе.
14
Лабораторная работа № 3
АНАЛИЗ И СИНТЕЗ КОМПАРАТОРА
И СХЕМЫ СЛОЖЕНИЯ ПО МОДУЛЮ 2
Цель работы: изучение принципов построения компаратора и
семы сложения по модулю 2 путем осуществления следующих действий:
− составление таблицы истинности работы логического устройства;
− составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;
− составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора;
− проверка работоспособности схемы по таблице истинности с
помощью эмулятора.
Основные теоретические положения
Схемы сравнения, или компаратор, обычно строятся как поразрядные. Они широко используются и автономно, и в составе более сложных схем, например при построении сумматоров.
Таблица истинности (табл. 3.1) отражает логику работы i-го разряда схемы сравнения при сравнении двух векторов – А и В. На
рис. 3.1 показана структурная схема компаратора.
Логическая зависимость компаратора:
Yi = ai bi Ú ai bi = ai bi Ú ai bi = ai Å bi .
На схеме рис. 3.1, помимо выхода Y2, фиксирующего равенство
значений разрядов, показаны выходы Y1 и Y3, соответствующие
сигналам «больше» и «меньше».
Таблица 3.1
Таблица истинности компаратора
Входы
Выходы
ai
bi
Yi
0
0
1
1
0
1
0
1
1
0
0
1
15
а
б
Рис. 3.1. Структурная схема компаратора (а) и обозначение
компаратора на принципиальных электрических схемах (б)
Схемы сложения по модулю 2 описывают логику двоичной алгебры для одного двоичного разряда.
Таблица истинности схемы сложения по модулю 2 (табл. 3.2) отражает логику работы i-го разряда.
Таблица 3.2
Таблица истинности схемы сложения по модулю 2
Входы
Выходы
ai
bi
Yi
0
0
1
1
0
1
0
1
0
1
1
0
Логическая зависимость схемы сложения по модулю 2:
Yi = ai bi Ú ai bi = ai Å bi .
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы по СДНФ из таблично-заданной функции, описывающей работу заданной схемы.
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Оформить отчет по лабораторной работе.
16
В соответствие с заданием:
− составить таблицы истинности;
− написать СДНФ полученных функций;
− начертить схемы электрические функциональние в базисе
Буля, Шеффера или Пирса.
Запустить эмулятор в режиме «Логические элементы».
Собрать на мнемосхеме схему электрическую функциональную
в одном из базисов.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы,
проверить работоспособность схемы по таблице истинности.
В случаи несовпадения результатов найти ошибку и устранить
ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы в соответствие с таблицей истинности.
Отчет должен содержать:
− цель работы;
− таблицы истинности;
− СДНФ, составленные по таблице истинности;
− схемы электрические функциональные, представленные в базисах Буля, Пирса или Шеффера;
− выводы о проделанной работе.
17
Лабораторная работа № 4
АНАЛИЗ И СИНТЕЗ
КОМБИНАЦИОННОГО СУММАТОРА
Цель работы: изучение принципов построения комбинационного сумматора путем осуществления следующих действий:
− составление таблицы истинности работы комбинационного
сумматора;
− составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;
− составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора;
− проверка работоспособности схемы по таблице истинности с
помощью эмулятора.
Комбинационный сумматор. Принципы построения и работы
сумматора вытекают из правил сложения двоичных цифр. Схема
сумматора также является регулярной и широко используется в
ЭВМ. При сложении одноразрядных двоичных цифр можно выявить закономерности в построении и многоразрядных сумматоров.
Сначала рассмотрим сумматор, обеспечивающий сложение двух
двоичных цифр a1, и b1, считая, что переносы из предыдущего разряда не поступают. Этой логике отвечает сложение младших разрядов двоичных чисел. Процесс сложения описывается таблицей
истинности (табл. 4.1) и логическими зависимостями (4.1), где
Si – функция одноразрядной суммы и Pi – функция формирования
переноса. Перенос формируется в том случае, когда ai = 1 и bi = 1.
Логические зависимости:
Si = ai × bi Ú ai × bi = ai Å bi ,
Pi = ai × bi .
(4.1)
Таблица 4.1
Таблица истинности комбинационного полусумматора
Входы
18
Выходы
ai
bi
Si
Pi
0
0
1
1
0
1
0
1
0
1
1
0
0
0
0
1
Зависимости (4.1) соответствуют логике работы самого младшего разряда любого сумматора. Структурная схема одноразрядного
сумматора (полусумматора) представлена на рис. 4.1.
Логические зависимости полусумматора Si и схемы сложения
по модулю 2 совпадают и инверсны по отношению к компаратору.
Уравнения, положенные в основу одноразрядного сумматора,
используются и при построении многоразрядных сумматоров. Логика работы каждого разряда сумматора описывается табл. 4.2, которую можно считать его таблицей истинности.
Таблица истинности сумматора, учитывающего сигналы переноса, отличается от таблицы полусумматора дополнительным входом р-переносом из предыдущих разрядов.
Исходные логические зависимости, формируемые по табл. 4.2,
имеют следующие совершенные ДНФ:
Si = abp Ú ab p Ú ab p Ú abp
Pi = abp Ú abp Ú ab p Ú abp
Преобразование этих выражений приводит к следующим зависимостям:
Si = p(ab Ú ab) Ú b(ap Ú ap) Ú a(b p Ú bp) =
= p (a Å b ) Ú b (a Å p ) Ú a (b Å p )
Pi = ab Ú ap Ú bp
а
б
Рис. 4.1. Структурная схема полусумматора (а) и обозначение
полусумматора (б)
19
а
б
Рис. 4.2. Структурная схема одного разряда
комбинационного сумматора: а – структурная схема
одного разряда; б – условное изображение
В приведенных выражениях индексы у переменных в правых
частях уравнений опущены.
Из анализа логических зависимостей видно, что в одной из реализаций структурная схема i-го разряда сумматора требует включения в свой состав трех схем сравнения для формирования разрядной суммы и шести схем совпадения (рис. 4.2).
Структурная схема многоразрядного комбинационного сумматора на электрических схемах изображена на рис. 4.3.
Рис. 4.3. Структурная схема многоразрядного
комбинационного сумматора
20
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы по СДНФ из таблично-заданной функции, описывающей работу заданной схемы.
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Оформить отчет по лабораторной работе.
В соответствие с заданием:
− составить таблицу истинности;
− написать СДНФ заданной функции;
− начертить схему электрическую функциональную в базисе
Буля, Шеффера, Пирса.
Запустить эмулятор в режиме «Логические элементы».
Собрать на мнемосхеме схему электрическую функциональную
в одном из базисов.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы,
проверить работоспособность схемы по таблице истинности.
В случаи несовпадения результатов найти ошибку и устранить
ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы в соответствие с таблицей истинности.
Отчет должен содержать:
− цель работы;
− таблицу истинности;
− СДНФ, составленной по таблице истинности;
− схемы электрические функциональные, представленные в базисах Буля, Пирса, Шеффера;
− выводы о проделанной работе.
21
Лабораторная работа № 5
АНАЛИЗ И СИНТЕЗ RS-ТРИГГЕРА
Цель работы: изучение принципов построения RS-триггера путем осуществления следующих действий:
− составление таблицы истинности работы RS-триггера;
− составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;
− составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора;
− проверка работоспособности схемы по таблице истинности с
помощью эмулятора.
Более сложным преобразователем информации являются схемы
с памятью. Наличие памяти в схеме позволяет запоминать промежуточные состояния обработки и учитывать их значения в дальнейших преобразованиях. Выходные сигналы Y = (у1, у2, ..., уm) в
схемах данного типа формируются не только по совокупности входных сигналов Х = (х1, х2..., хп), но и по совокупности состояний
схем памяти Q = (q1, q2..., qп). При этом различают текущий дискретный момент времени t и последующий (t +1) момент времени
(рис. 5.1).
Рис. 5.1. Обобщенная структура схемы с памятью
22
Передача значения Q между моментами времени t и (t+1) осуществляется обычно с применением двухступенчатой памяти и
синхронизирующих импульсов (СИ).
В качестве простейшего запоминающего элемента в современных ЭВМ используют триггеры. Самая простейшая схема триггера
(RS-триггер) может быть синтезирована по общим правилам (см.
лабораторную работу № 1). В данном случае для этого необходимо построить автомат памяти – триггер, имеющий вход R (Reset –
сброс), для установки элемента в «нулевое состояние» и вход S
(Set – установка) – для установки элемента в «единичное» состояние. При отсутствии сигналов R = S = 0 элемент должен сохранять
свое состояние до тех пор, пока не будут получены новые сигналы
на входе R или S.
Условия работы триггера могут быть показаны в виде таблицы
переходов, представляющей собой модификацию таблицы истинности. Наиболее простой вид она имеет для автомата, описываемого системой уравнений автомата Мура.
Содержание таблицы расшифровывается следующим образом.
Элемент памяти может сохранять значение qt = 0 или qt = 1 в зависимости от установки ранее установленного состояния. При отсутствии входных сигналов на входах R и S (R = 0 и S = 0) значения qt+l
в первой строке таблицы в точности повторяют значения qt. При
поступлении сигнала R = l (сигнала установки «нуля») элемент независимо от своего состояния принимает значение, равное нулю,
qt+l = 0. Если же на вход S поступает сигнал установки «единицы»
(S = l), то qt+l = l независимо от предыдущего состояния qt. ОдновреТаблица 5.1
Условия работы триггера
Входы
Выход
R
S
qt
Состояние qt+1
Режим
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
?
?
Хранение
Хранение
Установка 0
Установка 0
Установка 1
Установка 1
Запрещенное состояние
Запрещенное состояние
23
менное поступление сигналов на входы R и S является запрещенной
ситуацией, так как она может привести к непредсказуемому состоянию. В схемах формирования сигналов R и S должны быть предусмотрены блокировки, исключающие их совпадения, S = R = 1.
Для таблицы переходов может быть построена диаграмма Вейча
(табл. 5.2).
В этой таблице знаком «~» отмечены запрещенные комбинации
входных сигналов и они могут быть использованы для упрощения
логических зависимостей. Логическая зависимость, описывающая
работу элемента памяти, принимает вид:
qt+1 = St Ú qt × Rt
Для реализации полученной зависимости в базисе И-НЕ применим правило де Моргана и получим функцию
qt+1 = St Ú qt Rt = St × qt × Rt
По данной зависимости можно построить схему элемента памяти – асинхронного RS-триггера. В этой схеме следует только соединить выход qt+1 со входом qt (рис. 5.1). Эта связь отмечена штриховой линией.
RS-триггер нашел широкое распространение в схемах ЭВМ.
Одиночные триггеры этого типа часто используются в различных
блоках управления. В асинхронных RS-триггерах имеется один существенный недостаток, обусловленный самой логикой их построения, т.е. в них сигналы R и S должны быть разнесены во времени.
Дополнение этого триггера комбинационными схемами синхронизации на входе и выходе позволяет получить триггеры с более
сложной логикой работы: синхронные RS-, Т-, JK-, D-триггеры и
целый ряд комбинированных RST-, JKRS-, DRS-триггеров.
Таблица 5.2
Диаграмма Вейча для таблицы переходов триггера
24
а
б
в
Рис. 5.2. Схема асинхронного RS-триггера: a – схема; б – обозначение
на принципиальных электрических схемах; в – временная диаграмма
Прописные буквы в названиях триггеров обозначают:
• R (Reset – сброс) – вход установки триггера в нулевое состояние, Q = 0;
• S (Set – установка) – вход установки триггера в единичное состояние, Q = 1;
• Т (Toggle –релаксатор) – счетный вход триггера
• J (Jerk – внезапное включение) – вход установки JK-триггера
в единичное состояние, Q = l;
• К (Kill – внезапное выключение) – Q = 0;
• D (Delay – задержка) – вход установки триггера в единичное
или нулевое состояние на время, равное одному такту;
• С (Clock – часы) – вход синхронизирующих тактовых импульсов.
На рис. 5.3 показаны схемы синхронного однотактного (а) и
двухтактного (б) RS-триггеров.
а
б
Рис. 5.3. Синхронные RS-триггеры
25
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы по СДНФ из таблично-заданной функции, описывающей работу заданной схемы.
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Оформить отчет по лабораторной работе.
В соответствие с заданием:
− составить таблицу истинности;
− написать СДНФ заданной функции;
− начертить схему электрическую функциональную в базисе
Буля, Шеффера или Пирса.
Запустить эмулятор в режиме «Логические элементы».
Собрать на мнемосхеме схему электрическую функциональную
в одном из базисов.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы,
проверить работоспособность схемы по таблице истинности.
В случаи несовпадения результатов найти ошибку и устранить
ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы в соответствие с таблицей истинности.
Отчет должен содержать:
− цель работы;
− таблицу истинности;
− СДНФ, составленной по таблице истинности;
− схемы электрические функциональные, представленные в базисах Буля, Пирса, Шеффера;
− выводы о проделанной работе.
26
Лабораторная работа № 6
АНАЛИЗ И СИНТЕЗ D-ТРИГГЕРА И T-ТРИГГЕРА
Цель работы: изучение принципов построения D-триггера и
T-триггера путем осуществления следующих действий:
составление таблицы истинности работы D-триггера и
T-триггера;
составление логического выражения в соответствии с составленной таблицей истинности и его минимизация;
составление схемы электрической функциональной синтезируемого устройства в соответствии с составленным логическим выражением с помощью эмулятора.
проверка работоспособности схемы по таблице истинности с помощью эмулятора;
Т-триггер или, иначе говоря, триггер со счетным входом при
значении Xt = 0 триггер сохраняет свое ранее установленное состояние – режим хранения состояния, при Xt = 1 триггер переходит
в противоположное состояние. Таблица переходов (табл. 6.1) отражает динамику работы этого элемента.
Используя таблицу переходов, можно получить логическую
функцию, реализуемую Т-триггером:
qt+1 = qt × xt Ú qt × xt = qt Å xt
Нетрудно видеть, как реализовать полученную зависимость –
для этого необходимо в RS-триггере выход qt соединить с R-входом
RS-триггера, а выход <не>qt соединить с S-входом. На рис. 6.1, а
показано, как двухтактный RS-триггер преобразуется в Т-триггер.
D-триггер обычно строится на основе двухтактного RS- или JKтриггера. Он предназначается для хранения состояния (1 или 0) на
один период тактовых импульсов (с задержкой на 1 такт). Его переходы отражены в табл. 6.2.
Таблица 6.1
Таблица переходов Т-триггера
Состояние qt
Входные сигналы
Xt
0
1
0
1
0
1
1
0
Режим
Хранение
Инверсия
27
а
б
в
Рис. 6.1. Схема триггера со счетным входом: а – функциональная схема;
б – условное обозначение; в – временная диаграмма
Таблица 6.2
Таблица переходов D-триггера
Состояние qt
Входные сигналы
D
0
1
0
1
0
1
0
1
а
б
Режим
Установка 0
Установка 1
в
Рис. 6.2. D-триггер: а – функциональная схема на основе RS-триггера;
б – функциональная схема на основе JK-триггера;
в – условное обозначение
Используя таблицу переходов, можно получить логическую
функцию, реализуемую D-триггером:
qt+1 = qt xt Ú q t xt .
На рис. 6.2, а и б представлены варианты построения D-триггера,
а на рис. 6.2, в – его условное обозначение.
28
Все перечисленные элементы памяти позволяют хранить одну
единицу информации бит.
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы по таблично-заданной функции, описывающей работу заданной схемы.
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Оформить отчет по лабораторной работе, в том числе нарисовать
схему электрическую функциональную, используя кнопки задания входного сигнала, кнопки импульсов, генератор импульсов и
осцилограф.
Запустить эмулятор в режиме «Триггеры».
На мнемосхеме эмулятора универсального лабораторного комплекса в режиме «Триггеры» дополнительно размещены:
− кнопки нажимного действия;
− генератор импульсов;
− осциллограф.
Собрать на мнемосхеме схему электрическую функциональную,
используя и дополнительные элементы эмулятора.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы,
проверить работоспособность схемы по таблице истинности.
В случаи несовпадения результатов найти ошибку и устранить
ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы в соответствие с таблицей истинности.
Отчет должен содержать:
− цель работы;
− таблицу истинности;
− СДНФ, составленной по таблице истинности;
− схемы электрические функциональные;
− выводы о проделанной работе.
29
Лабораторная работа № 7
АНАЛИЗ И СИНТЕЗ СДВИГАЮЩЕГО РЕГИСТРА
Регистром называется узел, предназначенный для приема, временного хранения и выдачи машинного слова. Регистры могут также использоваться для некоторых операций преобразования данных: для сдвига кода числа (слова) на определенное число разрядов
влево или вправо, для преобразования последовательного кода числа в параллельный и наоборот и т.д. Эти дополнительные функции
регистров обеспечиваются путем усложнения схем хранения, выбора более сложных триггеров и подключения дополнительных логических схем на их входах и выходах.
Таким образом, регистры представляют собой совокупность
триггеров, число которых соответствует числу разрядов в слове, и
вспомогательных схем, обеспечивающих выполнение различных
операций над словом.
На рис. 7.1 показана функциональная схема n-разрядного регистра, построенного на RS-триггерах. Информация в регистр записывается под действием сигнала «Запись». Предварительно перед установкой кода на регистр обычно на все разряды R подается
а
а
б
Рис. 7.1. Схема регистра на RS-триггерах: а – функциональная схема;
б – условное обозначение регистра
30
Рис. 7.2. Схема выдачи информации регистра
сигнал сброса. На рисунке показано, что подключение к входам R
дополнительных инверторов позволяет избежать этой предварительной операции. Здесь на вход каждого разряда поступает парафазный код двоичной цифры (хi – на вход Si и xi – на вход Ri), т.е.
прямое и инверсное значения кода подаются в противофазе.
На рис. 7.2 изображена функциональная схема того же регистра,
дополненная логическими элементами для преобразования хранящегося на регистре кода. По сигналу «Прямой код» с регистра считывается прямой код хранящихся данных, а по сигналу «Обратный
код» – инверсное значение каждого разряда слова. Если оба этих
сигнала поступают одновременно, то считывается парафазный код
хранящейся информации. Более сложная логика на входе и выходе
запоминающих элементов позволяет строить сдвигающие регистры.
Сдвигающие регистры обычно строятся с использованием
D-триггеров, при этом неинверсный выход предыдущего D-триггера
соединяется со входом последующего. В зависимости от расположения последующего D-триггера (справа или слева) и регистр будет
сдвигающим вправо или влево. Переключение соединения может
осуществляться с помощью промежуточных схем «И».
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы сдвигающего вправо 4-разрядного регистра.
31
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Оформить отчет по лабораторной работе, в том числе нарисовать
схему электрическую функциональную, используя кнопки задания входного сигнала, кнопки импульсов, генератор импульсов и
осцилограф.
Запустить эмулятор в режиме «Регистр со сдвигом вправо» (преподаватель должен отключить режим проверки схемы).
Собрать на мнемосхеме схему электрическую функциональную,
используя D-триггера и предусмотрев установку триггеров регистра в «нулевое» состояние.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы проверить работоспособность схемы. Убедиться в возможности преобразования последовательного двоичного кода в параллельный.
В случае несовпадения результатов с теоретическими найти
ошибку и устранить ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы.
Отчет должен содержать:
− цель работы;
− наборы входных последовательностей;
− схемы электрические функциональные;
− выводы о проделанной работе.
32
Лабораторная работа № 8
АНАЛИЗ И СИНТЕЗ ДВОИЧНОГО СЧЕТЧИКА
Счетчик – это узел ЭВМ, позволяющий осуществлять подсчет поступающих на его вход сигналов и фиксацию результата
в виде многоразрядного двоичного числа. Счетчик, состоящий из
n-триггеров, позволяет подсчитывать до N сигналов, связанных зависимостью
n = log2N или N = 2n.
В ЭВМ счетчики используются для подсчета импульсов, сдвигов, формирования адресов и т.д. Функционально различают суммирующие, вычитающие, реверсивные счетчики. Они также отличаются друг от друга логикой работы дополнительных логических
элементов, подключаемых к триггерам.
В основу построения любого счетчика положено свойство
Т-триггеров изменять свое состояние при подаче очередного сигнала на счетный вход Т. На рис. 8.1 показана схема трех разрядов
суммирующего счетчика, построенного на Т-триггерах.
Логика работы двоичного счетчика на Т-триггерах представлена в табл. 8.1.
а
б
Рис. 8.1. Организация счетчика на Т-триггерах:
а – функциональная схема; б – графики выходных сигналов
Таблица 8.1
Таблица переходов трехразрядного счетчика
Вход
Состояния
Режим
X
000
001
010
011
100
101
110
111
0
1
000
001
001
010
010
011
011
100
100
101
101
110
110
111
111 Хранение
000
Счет
33
Синтез электрической функциональной схемы
Синтез состоит в построении функциональной электрической
схемы двоичного счетчика.
Порядок выполнения лабораторной работы
Изучить основные теоретические положения и описание панели
лабораторной установки.
Оформить отчет по лабораторной работе, в том числе, нарисовать схему электрическую функциональную используя кнопки задания входного сигнала, кнопки импульсов, генератор импульсов
и осцилограф.
Запустить эмулятор в режиме «Счетчик» (преподаватель должен отключить режим проверки схемы).
Собрать на мнемосхеме схему электрическую функциональную,
предусмотрев установку триггеров счетчика в «нулевое» состояние.
Нажать кнопку «СХЕМА» на верхней линейке окна экрана.
В выпадающем окне нажать строчку «Пуск».
Изменяя значения переменных на входах собранной схемы проверить работоспособность схемы. Пронаблюдать изменение состояния счетчика путем ручной подачи одиночных импульсов на вход
счетчика и присоединением генератора импульсов на вход счетчика и осциллографа на выходы разрядов счетчика.
В случаи несовпадения результатов с теоретическими найти
ошибку и устранить ее. Для этого внести исправления в схему в режиме «Стоп».
После устранения ошибочных соединений снова перейти к проверке работоспособности схемы.
Отчет должен содержать:
− цель работы;
− схемы электрические функциональные;
− диаграммы входных и выходных сигналов;
− выводы о проделанной работе.
34
Список рекомендуемой литературы
1. Лехин С. Н. Схемотехника ЭВМ: учебное пособие. СПб.: БХВ –
Петербург, 2010. 661 с.
2. Пятибратов А. П., Гудыно Л. П., Кириченко А. А. Вычислительные системы, сети и телекоммуникации: учебник. М.: Финансы и статистика, 2011. 736 c.
3. Лаврентьев Б. Ф. Схемотехника электронных средств: учебное пособие. М.: Академия, 2010. 333 с.
4. Лачин В. И., Савёлов Н. С. Электроника: учебное пособие. Ростов н/Д: Феникс, 2009. 703 с.
5. Симонович С. В. и др. Информатика: Базовый курс: учебное
пособие. СПб.: Питер, 2007. 640 с.
6. Бабич Н. П., Жуков И. А. Основы цифровой схемотехники:
учебное пособие. М.: ДОДЭКА-XXI; Киев: МК-Пресс, 2007. 480 с.
7. Коваленко А. А. Петропавловский М. Д. Основы микроэлектроники: учебное пособие. М.: Академия, 2010. 240 с.
8. Корис Р., Шмидт-Вальтер Х. Справочник инженера-схемотехника/пер. с анг. Ю. А. Заболотной. М.: Техносфера, 2008. 608 с.
9. Гуменюк А. Д. и др. Основы электроники, радиотехники и
связи: учебное пособие. М.: Горячая линия – Телеком, 2008. 480 с.
35
СОДЕРЖАНИЕ
Лабораторная работа № 1. Анализ и синтез комбинационных схем
с одним выходом........................................................................... 3
Лабораторная работа № 2. Анализ и синтез дешифратора и шифратора. 9
Лабораторная работа № 3. Анализ и синтез компаратора и схемы
сложения по модулю 2................................................................... 15
Лабораторная работа № 4. Анализ и синтез комбинационного
сумматора.................................................................................... 18
Лабораторная работа № 5. Анализ и синтез RS-триггера..................... 22
Лабораторная работа № 6. Анализ и синтез D-триггера и T-триггера..... 27
Лабораторная работа № 7. Анализ и синтез сдвигающего регистра....... 30
Лабораторная работа № 8. Анализ и синтез двоичного счетчика........... 33
Список рекомендуемой литературы................................................. 35
36
Документ
Категория
Без категории
Просмотров
1
Размер файла
953 Кб
Теги
kasper, kosmachev
1/--страниц
Пожаловаться на содержимое документа