close

Вход

Забыли?

вход по аккаунту

?

okatovovchinnikov1-8

код для вставкиСкачать
Федеральное агенТство по образованию
Государственное образовательное учреждение
высшего профессионального образования
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ
Аппаратные средства
вычислительной техники
Методические указания к выполнению
лабораторных работ № 1–8
Санкт-Петербург
2009
Составители: кандидат технических наук, доцент А. В. Окатов,
кандидат технических наук, доцент А. А. Овчинников
Рецензент кандидат технических наук, доцент О. И. Красильникова
Рассматриваются основные возможности и приемы работы с системой схемотехнического моделирования Micro-Cap, содержатся
примеры и варианты заданий для выполнения студентами лабораторных работ по курсу.
Методические указания предназначены для студентов специальности 090104 «Комплексная защита объектов информатизации» и могут быть использованы студентами других специальностей и направлений, в программу обучения которых входят дисциплины, связанные с вычислительной техникой.
Подготовлены кафедрой безопасности информационных систем
и рекомендованы к изданию редакционно-издательским советом
Санкт-Петербургского государственного университета аэрокосмического приборостроения.
Корректор А. В. Семенчук
Верстальщик А. Н. Колешко
Сдано в набор 17.12.08. Подписано к печати 27.01.09.
Формат 60х84 1/16. Бумага офсетная. Печать офсетная. Усл.-печ. л. 2,18.
Уч.-изд. л. 2,3. Тираж 100 экз. Заказ № 40.
Редакционно-издательский центр ГУАП
190000, Санкт-Петербург, Б. Морская ул., 67
© ГУАП, 2009
Основные сведения о системе
схемотехнического моделирования Micro-Cap
Современное схемотехническое проектирование цифровых схем
невозможно без применения компьютерных методов их расчета и
проектирования. К настоящему времени накоплен большой опыт
по компьютерному проектированию электронных схем, разработано большое количество разнообразных программных средств. Для
практического выполнения лабораторных работ по данной дисциплине используется система схемотехнического моделирования
Micro-Cap, имеющая удобный пользовательский интерфейс и достаточно широкие функциональные возможности для проектирования
и анализа работы цифровых схем, строящихся на логических элементах – вентилях, реализующих определенную логическую функцию булевой алгебры (алгебры логики).
Система схемотехнического моделирования Micro-Cap позволяет
моделировать (программно эмулировать) работу в реальном масштабе времени аналоговых, цифровых и аналого-цифровых электронных устройств широкого класса. Эта система схемотехнического
моделирования чрезвычайно удобна для первоначального освоения
принципов схемотехнического моделирования работы электронных
схем. Она также весьма результативна для выполнения исследовательских работ, не предполагающих немедленного конструкторского воплощения.
Система Micro-Cap выгодно отличается от других (например,
PSPICE или �����������
Electronic� �����
Work� ������������������������������������
bench�������������������������������
, Serenade���������������������
�����������������������������
) своим сервисом. Самый трудный этап проектирования (задание элементной базы, топологическое и математическое описание проектируемой схемы) в
Micro-Cap реализован простым и наглядным графическим диалогом. Это напоминает сборку схем с помощью конструктора, содержащего компоненты электронных схем, из которых пользователь
собирает требуемую схему. Особенностью Micro-Cap является то,
что для задания схемы и управления системой в ходе анализа «корректности» ее построения, а также при выполнении моделирования
не требуется знания языков программирования. Результаты анализа получаются в виде графиков, соответствующих осциллограммам, получаемым при исследовании реальной схемы (например, собранной на микросхемах) с помощью электронного осциллографа.
3
В системе Micro-Cap имеется опция Помощь, содержащая подробные сведения о приемах работы с пакетом схемотехнического
моделирования Micro-Cap, а также ознакомительный режим работы – Демо (режим демонстрации основных функций и возможностей пакета).
После вызова системы Micro-Cap на экране появляется основное окно программы-приложения, в верхней части которого имеется строка системного меню (рис. 1). Строка системного меню содержит доступные режимы работы (File, Edit, Component, Windows,
Options, Analysis и т.д.). Ниже расположены две строки панели
инструментов. Для ускорения изучения приемов работы с пакетом
Micro-Cap при проектировании цифровых схем, целесообразно открыть файлы с готовыми примерами моделирования, предоставляемые пользователю инсталлированной на компьютере системой схемотехнического моделирования Micro-Cap. Для этого щелчком мыши по пиктограмме OPEN на панели инструментов (либо нажатием
CTL+O) надо вызывать окно Открыть (рис. 2).
В строке Тип файлов указывается тип просматриваемых файлов:
Schematic (*.CIR) – работа в режиме схем (устанавливается по
умолчанию);
Рис. 1. Окно программы-приложения
4
Рис. 2. Выбор имени открываемого файла
SPICE (*.CKT;*.LIB;*.STM) – текстовое описание схем, библиотек
и сигналов в формате SPICE;
Model Library (*.LBR) – сокращенные библиотеки математических моделей компонентов;
Model Data (*.MDL) – полные библиотеки математических моделей компонентов;
All Files (*.*) – все файлы.
Для ознакомления с методикой работы в системе Micro-Cap можно выбрать:
в строке Тип файлов выбрать Schematic;
в строке Имя файла указать файл с именем AD16.CIR.
В результате будет загружена схема, приведенная на рис. 1.
Описание математических моделей компонентов (обычно это
требуется) производится в текстовом окне Text. Его можно вызвать,
щелкнув на закладке Text, имеющейся внизу окна приложения.
Кроме того, окно схем и текстовое окно описания компонентов можно вывести на экран одновременно (рис 3).
Экран на рис. 3 разделен на две части, что достигается выбором
в строке меню для опции Windows команды Split Horizontal. Это
удобно для одновременного просмотра схемы и редактирования в
нижнем (текстовом) окне описаний математических моделей ее компонентов. Для того, чтобы проанализировать правильность работы
цифровой схемы, надо исследовать характер переходных процессов
в ней.
5
Рис. 3. Окна схемы и описания компонентов
Вид анализа характеристик схемы указывается в опции меню
Analysis (можно нажать комбинацию клавиш ALT+1):
Transient Analysis – анализ переходных процессов;
(AC Analysis – анализ частотных характеристик;
DC Analysis – анализ передаточных функций по постоянному току).
Выбрав команду Transient Analysis, переходим в окно задания
параметров моделирования переходных процессов, показанное на
рис. 4. В поле этого окна Time Range следует указать длительность
интервала времени анализа процессов в схеме, а в нижней части
окна надо указать имена переменных (интересующие исследователя контрольные точки на схеме), графики которых требуется построить. Имена аналоговых и цифровых переменных откладываются по оси Y и указываются в графе Y Expression. При этом допускается применение математических выражений и функций.
Анализ переходных процессов
Прежде чем система Micro-Cap перейдет к анализу переходных
процессов в моделируемой схеме по соответствующей команде ме6
Рис. 4. Диалоговое окно задания параметров
моделирования переходных процессов в схеме
ню, она проверит схему на наличие в ней ошибок. Если ошибок не
обнаружено, то выбран режим анализа переходных процессов и появится диалоговое окно, показанное на рис. 4. Запуск моделирования переходных процессов в интересующей схеме осуществляется
нажатием на кнопку Run в диалоговом окне задания параметров
моделирования переходных процессов.
На экране появится новое окно (рис. 5) с результатами анализа
переходных процессов в выбранной схеме. Для выхода из режима
анализа следует выполнить команду завершения анализа – Exit
Analysis либо нажать клавишу F3. После этого вновь откроется
окно схем (рис. 1 или 3).
В этом окне имеются ряд опций:
Run: запускает процесс анализа переходных процессов. Отметим, что нажатие клавиши F2 тоже запускает анализ переходных
процессов;
Add: добавляет новую строку графика после строки, где установлен курсор. Строка графика состоит из полей опций и полей выражений, характеризующих оси графика Х и Y;
Delete: удаляет строку графика, которая содержит курсор.
7
Рис. 5. Результаты анализа переходных процессов
в схеме файла AD16.CIR
Expand: расширяет текстовое поле, где находится курсор в большое диалоговое окно для редактирования и просмотра. Чтобы использовать эту кнопку, выделите мышью нужное текстовое поле и
нажмите кнопку;
Stepping: вызывает диалоговое окно пошагового анализа;
Help: вызывает подсказку;
Time Range: указывает временные границы анализа. Формат:
tmax, tmin. Например, «3u,1u» указывает промежуток от 1 до 3
мкс. По умолчанию tmin = 0;
Maximum Time Step: определяет максимальный временной шаг
для анализа. Micro-Cap выбирает наибольший возможный шаг по
алгоритму адаптивной временной дискретизации, учитывая параметр RELTOL, причем погрешность дискретизации определяется
автоматически. Мелкий шаг создает большее количество точек графика, крупный – меньшее. Точность контролируется встроенным
механизмом LTE (Local Truncation Error). По умолчанию значение
шага (tmax-tmin)/50;
Number of Points: указывает количество расчетных точек. По
умолчанию – 51;
8
Temperature: указывает температурные условия работы схемы,
которые обычно указываются в градусах по Цельсию. Формат описания следующий: высшая точка, низшая точка, шаг изменения.
Температура изменяется от низшей до высшей с указанным шагом.
Один цикл анализа проводится для каждого температурного изменения. Переменная текущей температуры называется TEMP и может использоваться в других выражениях;
Color: вызывает меню цветов. Всего имеется 16 цветов для построения графиков процессов;
Plot Group(Р): число от 1 до 9 в этом столбце делит графики на
различные группы. Все графики с одним номером находятся в одной
группе. Если поле не заполнено, то это означает, что данный график
не выводится на экран;
Expressions: поля указывают диапазон значений шкалы X и Y
для графиков и выражений. Программа может обрабатывать большой набор переменных и выражений для каждой оси.
На рис. 5 графики выведены различным цветом, которые можно
назначить в меню диалогового окна задания параметров моделирования переходных процессов нажатием на соответствующую пиктограмму цвета. Номера графиков для каждой переменной отмечены в графе P (рис. 4). В данном примере все временные диаграммы
в контрольных точках выводятся на один график. Отметим, что
отсутствие цифры в столбце Р запрещает вывод соответствующего
графика на экран. Масштаб графиков по осям X, Y указывается в
явном виде в графах X Range, Y Range либо выбирается автоматически, если установить флажок Auto Scale Ranges.
Operating Point – расчет режима работы по постоянному току
(включение источников питания) перед началом расчета переходных процессов (включением источников сигналов);
Operating Point Only – только расчет режима работы по постоянному
току (расчет переходных процессов не
производится).
Нажатие кнопки New (рис. 6) на
панели инструментов (или клавиш
CTL+N) предлагает сделать выбор:
Schematic – создание новой схемы,
которая заносится в файл с расширением .CIR;
Рис. 6. Создание новой схеSpice/Text – создание нового текмы, текстового файла, библиотеки моделей
стого файла с описанием схемы или би9
блиотеки математических моделей компонентов в формате SPICE
(расширение имени .СКТ);
Library – создание нового бинарного файла библиотек (расширение имени .LBR).
Итак, при моделировании и анализе переходных процессов в
цифровой схеме можно:
строить графики процессов для заданных параметров (в линейном или логарифмическом масштабах) во всех интересующих контрольных точках анализируемой схемы;
задать временной интервал анализа переходных процессов в проектируемой схеме;
задать рабочую температуру окружающей среды.
Построение принципиальной схемы
проектируемого цифрового устройства
Редактор схем
Редактор схем предназначен для создания и редактирования
электрических схем. Для создания схем в системе Micro-Cap используются два типа описания электрических схем:
в графическом режиме (в формате схем). В этом случае директивы программы Micro-Cap размещаются непосредственно в окне схем
либо в окне текста (в нижнем окне на рис. 3);
в виде текстовых файлов в формате SPICE (на языке программирования SPICE).
Описание в формате схем, как это следует из его названия, включает в себя чертежи схем и текстовые описания. Чертеж дает описание принципиальной схемы, а текстовые описания предоставляют
информацию, требуемую для выполнения анализа схем в соответствующих режимах.
Посредством системы Micro-Cap можно проанализировать работу спроектированного устройства на основе информации, содержащейся на его принципиальной схеме. Каждая схема (при ее описании в графическом режиме) содержит область чертежа и текстовую
область – нижнее окно документа-схемы. Область чертежа может
содержать одну (или более) страниц изображений компонентов, соединенных в схему проводниками. Кроме того, область чертежа может содержать также графические объекты, не несущие информации об электрических параметрах, а также поясняющие сопроводительные текстовые надписи на схемах (которые могут содержать
информацию об электрических параметрах).
10
Текстовое окно содержит только текстовые описания компонентов схемы. Обычно они используются для записи директив при программном задании моделей компонентов (Model statements) и цифровых генераторов (Stimulus statements), которые во многих случаях могут оказаться чрезмерно громоздкими для их приемлемого
изображения и восприятия в окне схем. Сопроводительные надписи
можно помещать как в текстовое окно, так и в окно схем, предварительно выделив требуемый текст (с последующим одновременным
нажатием комбинации клавиш CTRL+B). Переключение между
текстовым окном и окном схем в Редакторе производится одновременным нажатием комбинации клавиш CTRL+G.
Добавление и редактирование текстовых надписей на схемах
Для указания имен логических переменных при выводе результатов моделирования в режиме анализа переходных процессов (эти
имена следует указать в окне схем) предназначена кнопка Т (Text
mode button) на панели инструментов в окне приложения.
Добавление и редактирование компонентов схемы
Для создания принципиальной схемы требуется выбрать логические элементы. Это можно сделать с помощью опции Сomponent
в строке меню. Например, в группе Digital Primitives можно выбрать соответствующий логический элемент, а затем щелкнуть левой кнопкой мыши в том месте экрана, где следует расположить выбранный логический элемент. В результате этих действий на экране автоматически появится диалоговое окно, в котором надо задать
модель динамики (время переключения логического элемента).
Окно задания атрибутов компонента (Attribute dialog box) содержит следующие поля:
поле Name содержит имя атрибута;
поле Value содержит значение атрибута;
атрибут Рart – имя, т.е. позиционное обозначение электронного
компонента на принципиальной схеме;
атрибут Value – номинальное значение параметра компонента,
т. е. его величина.
Для построения схемы цифрового устройства надо связать все
логические элементы соединительными проводниками в законченную электронную схему. Для этой цели на панели инструментов
имеются две пиктограммы с изображением провода для рисования
прямых и ломаных линий (соединительных проводников). Для со11
единения логических элементов надо установить указатель мыши,
нажать левую кнопку мыши, затем переместить указатель на нужную позицию и опустить кнопку. В результате будет построен отрезок проводника нужной длины для соединения логических элементов. Таким способом можно «нарисовать» в разрабатываемой схеме
любые соединительные линии.
Для того, чтобы просмотреть описания интересующих компонентов схемы (модели компонентов, модели динамики и т.д.), надо
нажать кнопку I на панели инструментов, а затем щелкнуть левой
кнопкой мыши на интересующем компоненте. Это приведет к тому, что на экране появляется либо диалоговое окно описания, либо
в окне текста в инверсном контрасте высветится описание модели
данного компонента, либо описание компонента появится в открывшейся библиотеке.
Задание алгоритмов работы цифровых генераторов
Для моделирования работы цифровых схем надо задать значения
ее входных логических переменных на всем временном интервале
анализа схемы, т. е. на входы логических элементов спроектированной схемы надо подать соответствующие цифровые (двоичные) значения всех логических переменных. Это можно сделать, воспользовавшись специальными генераторами цифровых последовательностей, встроенными в систему схемотехнического моделирования
Micro-Cap. Следует отметить, что в системе Micro-Cap возможны
различные способы задания (программирования параметров) цифровых последовательностей, формируемых цифровыми генераторами. Рассмотрим приемы программирования генераторов цифровых
последовательностей.
Для вызова генератора в меню Component надо выбрать команду
Digital Primitives->Stimulus Generators->Stim2, щелкнуть левой
кнопкой мыши в том месте документа, где следует расположить генератор. После этого на экране автоматически появится диалоговое
окно (рис. 7), в котором надо задать параметры цифрового генератора.
Атрибут FORMAT является спецификацией для значений (логических уровней) выходных сигналов генератора, определяемых введенными данными в описывающей работу генератора программе.
Сумма цифр в атрибуте (в десятичной системе счисления) должна
быть равна количеству выводов выбранного генератора цифровых
сигналов. Общее количество цифр данных (либо цифр и символов
X, Z, R, F, ?) в программе и в атрибуте FORMAT должны совпадать.
12
Рис. 7. Окно параметров цифрового генератора
Кроме того, данные должны быть расположены в том же порядке и
приведены в той же системе счисления, что и в атрибуте. Поэтому
каждое значение выходного сигнала соответствует либо двоичному значению, либо группе сигналов с указателями системы счисления (1, 3, 4). В приведенном примере атрибут FORMAT=11. Из этого
следует, что генератор выдает два одноразрядных (это указывается
двумя цифрами 1) двоичных сигнала (1-двоичная, 3-восьмеричная
и 4-шестнадцатеричная системы счисления соответственно). Поле
VALUE для TIMESTEP задает шаг квантования по времени (в данном случае – 1ns). При описании формы сигнала генератора задаются моменты времени (десятичное целое число, обычно начинающееся с нуля в сочетании с символом С), умножающееся в процессе
работы цифрового генератора на величину параметра TIMESTEP.
Форма цифрового сигнала, выдаваемого генератором, может
быть описана непосредственно в строке COMMAND (команда описания формы сигнала) в диалоговом окне (см. рис. 7). Рассмотрим запись +0С 00 +1С 01 +2С 10 +1С 11 +1С 00 +1C 10 +3C 01.
В этом выражении знак + означает приращение относительно
предыдущего момента времени; символ С, десятичный коэффициент,
стоящий перед ним, и параметр TIMESTEP (шаг по времени) задают
цикличность изменения логических состояний выходов цифрового
генератора (интервал времени между последовательными изменениями состояний выходов). Цифры 0 или 1, стоящие после символа С,
представляют собой цифры данных программы работы генератора.
В момент времени t = 0 оба выхода генератора находятся в состоянии
логического 0. При t = 1 нс состояние выхода In1 – логический 0, а
13
выхода In0 – логическая 1. Через временной интервал t = 2 нс (отсчет
производится от предыдущего момента времени) выходы In1 и In0 генератора переходят в состояния 1 и 0 соответственно; спустя время
t = 1 нс оба выхода генератора переходят в состояние логической 1.
Далее, через t = 1 нс на выходах In1 и In0 – логический 0, еще через
t = 1 нс на выходе In1 – логическая 1, а на выходе In0 – логический
0. Через интервал времени t = 3 нс на выходе In1 – логический 0, а на
выходе In0 – логическая 1 (см. рис. 7).
Другой вариант программирования встроенных генераторов
цифровых последовательностей приведен ниже. Описать (задать)
алгоритм работы цифрового генератора можно воспользовавшись
текстовой директивой .DEFINE (присваивающей численные значения идентификаторам переменных, а также имена моделям компонентов), имеющейся в наборе директив для графического ввода
схем. В этом случае текст математической модели, описывающей
поведение генератора, следует привести в текстовом (нижнем) окне
редактора схем, а также надо указать имя модели сигнала в строке
COMMAND в диалоговом окне описания параметров модели генератора.
Алгоритм работы однобитового цифрового генератора (рис. 8)
опишем в нижнем (текстовом) окне (рис. 9):
.DEFINE Y0
+0ns 0
+LABEL=START
+50ns 1
+100ns 0
-150ns GOTO START 5 TIMES
Рис. 8. Диалоговое окно однобитового цифрового генератора Y0
14
Рис. 9. Алгоритм работы однобитового цифрового генератора
На рис. 10 показаны графики, полученные на выходах Z1 Z0 генератора U1 и на выходе Y0 генератора U2. Формат текстовой директивы .DEFINE имеет вид: .DEFINE текст1 текст2. В результате
производится замена простой текстовой переменной текст1 сложной текстовой переменной текст2. Ниже приведен ряд примеров использования текстовой директивы .DEFINE.
Рис. 10. Графики, полученные на выходах генератора
15
Переменная имя метки в математическом описании модели генератора используется для организации цикла с помощью оператора безусловного перехода GOTO, который передает управление на
строку, следующую за оператором LABEL = имя метки. Переменная (десятичное число), следующая за именем метки, задает количество повторяющихся циклов GOTO. Значение этой переменной,
равное -1, задает бесконечное повторение циклов.
Смена текущего состояния выходного сигнала генератора может происходить с задержкой, отсчитываемой не от начального, а
от предшествующего значения метки времени. Для достижения такого режима работы в начале каждой строки программы генератора
надо поставить ++.
Пример:
.DEFINE BIN
+0NS 04
+200N 37
++300NS 49
+700NS BA
+900NS 0F
В данном примере состояния всех восьми выходов генератора
приведены в шестнадцатеричном коде, а шестнадцатеричная кодовая комбинация 49 формируется на выходе цифрового генератора в
момент времени 500NS относительно начального момента запуска,
т. е. через 300NS после появления кодовой комбинации 37.
16
Лабораторная работа № 1
Синтез и моделирование комбинационных
логических схем
Цель работы: изучить приемы проектирования и анализа комбинационных логических схем.
В комбинационных логических схемах значение выходной логической переменной зависит только от комбинации (набора значений) входных логических переменных в данный момент времени.
Задание к выполнению лабораторной работы
1. Построить таблицу истинности для булевой функции от четырех переменных.
2. Записать логическое выражение для булевой функции, следующее из таблицы истинности в совершенной дизъюнктивной нормальной форме (СНДФ).
3. Минимизировать логическое уравнение, полученное из таблицы истинности, с помощью карт Карно.
4. По минимизированному логическому уравнению построить
принципиальную схему устройства без ограничений на используемый базис логических элементов.
5. Промоделировать ее работу в системе Micro������������������
�����������������������
-�����������������
Cap��������������
, сравнить полученные по временным диаграммам результаты со значениями логической функции из таблицы истинности, на основе этого сделать
выводы о правильности работы цифровой схемы.
6. Преобразовать по теореме де Моргана логическое выражение,
полученное в п. 3, в форму, допускающую применение разрешенного базиса логических элементов (согласно номеру варианта индивидуального задания).
7. По минимизированному логическому уравнению собрать
принципиальную схему устройства и проанализировать ее работу
в системе Micro-Cap.
8. Сравнить результаты моделирования, полученные в п. 5 и п. 7.
9. Полученные результаты оформить в отчет о выполнении работы.
Примечание:
значения логической функции для выполнения п.1 задания на
лабораторную работу для каждого студента формируются циклическим сдвигом вправо двоичного числа 1011000110110010 на количе17
ство позиций, равное порядковому номеру данного студента в списке группы;
для выполнения п.6 задания на лабораторную работу студенты,
имеющие нечетный порядковый номер в группе, используют логические элементы И-НЕ. Студенты, имеющие четный порядковый
номер в группе, применяют логические элементы ИЛИ-НЕ.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения п. 1–9 индивидуального задания.
3. Выводы по полученным результатам.
Контрольные вопросы
1. Что такое функционально полная система логических элементов?
2. Система логических элементов И-НЕ функционально полная?
3. На каком законе булевой алгебры основана минимизация логических функций с помощью карт Карно?
4. Что представляет собой СКНФ булевой функции?
18
Лабораторная работа № 2
Исследование двоичных сумматоров
Цель работы: изучить принципы двоичного суммирования чисел, алгоритмы построения структур сумматоров, а также моделирование их работы.
Схемы двоичного суммирования чисел строятся на основе комбинационных логических схем. Сигналы на выходах этих схем в
каждый момент времени однозначно определяются комбинацией
входных сигналов в тот же момент времени. Простейший сумматор
двоичных чисел – сумматор по модулю 2 (схема неравнозначности,
ИСКЛЮЧАЮЩЕЕ ИЛИ). Реализуемая при этом функция неравнозначности истинна, когда один из ее аргументов истинный (логическая 1), а другой – ложный (логический 0). Таблица истинности
сумматора по модулю 2 приведена в табл. 1, а функциональное обозначение сумматора приведено на рис .11.
Таблица 1
A
B
F
0
0
0
0
1
1
1
0
1
1
1
0
.
Рис. 11. Функциональное обозначение сумматора
Из табл. 1 следует, что F = A ⊕ В, где знак знак ⊕ – символ операции суммирования по модулю 2.
Сумматоры по модулю 2 легко реализуются на логических
элементах И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ. Кроме того, эти сумматоры реализованы в цифровых микросхемах различных фирмпроизводителей. Сумматоры по модулю 2 являются основой для построения более сложных суммирующих схем, схем формирования
функций четности/нечетности, преобразователей кодов и т.д.
Сумматоры по модулю 2 учитывают только сумму в данном разряде при сложении одноименных разрядов двух чисел. Для построения сумматоров двух многоразрядных двоичных чисел необходимо учитывать перенос в данный разряд из предыдущего разряда.
Это можно сделать на основе использования полного одноразрядного сумматора. В табл. 2 приведена таблица истинности полного одноразрядного сумматора, а его условное обозначение приведено на
рис. 12.
19
Таблица 2
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
1J s
"J
#J
4.4
4J
1
1J
Рис. 12. Условное обозначение
сумматора
В табл. 2 Ai, Bi – произвольные разряды слагаемых; Pi–1– перенос из предыдущего разряда; Si – разряд суммы в данном разряде;
Pi – перенос в следующий разряд. Из табл. 2 следует, что Si = Ai ⊕ Bi
⊕ Pi–1. Минимизировав логическое выражение для переноса Pi�����
�������
, получим
Pi = Ai Bi + Ai Pi–1 + Bi Pi–1.
Это означает, что полный одноразрядный сумматор формирует
сумму по модулю 2 от трех двоичных аргументов. Поэтому разряд
суммы Si можно получить с помощью двух сумматоров по модулю
2. В этом случае можно существенно упростить логическую схему
формирования переноса Pi, если Pi выразить через Ai, Bi, Pi–1 и дополнительную логическую переменную Di = Ai ⊕ Bi. Составив для
Pi таблицу истинности, и, минимизировав логические выражения с
помощью карт Карно, получим
Pi = Ai Bi + Pi–1 Di.
Это позволит построить схему полного одноразрядного сумматора на двух полусумматорах и логическом элементе ИЛИ. Обобщая
выражение для Si на случай N аргументов, замечаем, что сумма по
модулю 2 от N аргументов истинна, если истинно нечетное число ее
аргументов (функция нечетности). Это обстоятельство можно положить в основу построения логической схемы для контроля кодов по
данному признаку. Такая схема реализуется в виде последовательного (либо параллельно-последовательного для ускорения получения результата) включения сумматоров по модулю 2. Из табл. 2 могут быть получены различные тупиковые выражения для Si и Pi,
что приводит к различным булевым функциям (в конечном счете, к
различным по аппаратным затратам).
Соответствующие логические схемы можно реализовать на логических элементах И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ и т. д.
20
Задание к выполнению лабораторной работы
1. Построить и промоделировать работу сумматора по модулю 2.
2. Реализовать логическую функцию формирования нечетности
от пяти аргументов.
3. На основе полученных результатов построить схему полного
одноразрядного сумматора и проанализировать его работу.
4. Построить схему и проанализировать работу параллельного
сумматора двух 4-разрядных двоичных чисел, оценить время формирования результата.
5. Полученные результаты оформить в отчет о выполненной работе.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–4.
3. Выводы по полученным результатам.
Контрольные вопросы
1. Чем отличается полусумматор от сумматора по модулю 2?
2. Для чего используется полный одноразрядный сумматор?
3. Что означает функция равнозначности для ����������������
n���������������
-разрядных двоичных чисел А В?
4. Как определить общее время суммирования в n��������������
���������������
-разрядном параллельном сумматоре с последовательным переносом?
5. Укажите основные достоинства и недостатки последовательного сумматора.
21
Лабораторная работа № 3
Исследование схем сравнения двоичных чисел
Цель работы: синтез и анализ работы различных схем сравнения двоичных чисел.
Сравнение n������������������������������������������������
�������������������������������������������������
-разрядных двоичных чисел А и В предполагает решение следующих задач:
А = В,
А < В,
А > В,
А ≥ В.
Все эти задачи решаются методами логического проектирования
цифровых схем. Проектирование логических схем самого различного назначения предусматривает выполнение ряда этапов.
1. Задание таблицы истинности, определяющей логику работы
проектируемой схемы. Из таблицы истинности следует логическое
выражение, по которому уже можно построить цифровую схему.
Однако полученное логическое выражение, может оказаться весьма избыточным. По этой причине и построенная по этому выражению цифровая схема по аппаратным затратам оказывается чрезмерно избыточной, что нерационально практически.
2. Минимизация логической функции, следующей из таблицы
истинности, с помощью аксиом и теорем булевой алгебры с целью
устранения избыточности. Для минимизации весьма эффективно
использование карт Карно.
3. Построение цифровой схемы по минимизированному логическому выражению.
Равенство двух ����������������������������������������������
n���������������������������������������������
-разрядных двоичных чисел А и В означает равнозначность всех разрядов этих чисел. Данная схема может быть
построена по результатам выполнения ЛР № 2. Проектирование логических схем для решения задач сравнения А < В, А > В, А ≥ В –
не столь очевидно. Для решения этих задач сначала надо построить
соответствующие таблицы истинности для одно- и двухразрядных
двоичных чисел А и В, а затем минимизировать полученные выражения с помощью карт Карно. По полученным логическим выражениям можно построить схемы как с последовательным формированием сигнала неравенства анализируемых чисел А и В, так и с параллельным (с меньшей задержкой).
Задание к выполнению лабораторной работы
1. Синтезировать логические схемы сравнения 4-разрядных двоичных чисел А и В на равенство: на основе использования логической схемы равнозначности; на основе применения логической схемы неравнозначности.
22
2. Промоделировать работу построенных схем в системе схемотехнического моделирования Micro���������������������������������
��������������������������������������
-��������������������������������
Cap�����������������������������
, оценить задержку формирования результата сравнения чисел для каждого варианта реализации.
Сравнить результаты работы обоих схемотехнических вариантов.
3. Получить логические выражения для сравнения 5 -разрядных двоичных чисел А и В на неравенство (согласно индивидуальному заданию) как для последовательного варианта формирования
результата сравнения чисел, так и для параллельного.
4. Синтезировать логическую схему сравнения 5 -разрядных
двоичных чисел А и В на неравенство по п. 3 для последовательного
варианта формирования результата сравнения чисел.
5. Промоделировать работу схемы в системе схемотехнического
моделирования Micro������������������������������������������
�����������������������������������������������
-�����������������������������������������
Cap��������������������������������������
при последовательном формировании результата и оценить время его формирования.
6. Синтезировать логическую схему сравнения 5 -разрядных двоичных чисел А и В на неравенство по п. 3 для параллельного формирования результата сравнения.
7. Промоделировать работу схемы в системе схемотехнического
моделирования �����������������������������������������������
Micro������������������������������������������
-�����������������������������������������
Cap��������������������������������������
при параллельном формировании результата и оценить время задержки формирования результата в схеме.
8. Сравнить результаты, полученные в пп. 5 и 6.
9. Все результаты оформить в отчет о выполненной работе.
Примечание. Студенты, имеющие нечетный порядковый номер
в списке группы, для выполнения п.3 (и последующих) задания решают задачу А < В, а, имеющие четный порядковый номер в списке
группы, решают задачу А ≥ В.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–8 индивидуального задания.
3. Выводы по полученным результатам.
Контрольные вопросы
1. На чем основана возможность перехода от последовательного
способа формирования сигнала неравенства двух двоичных чисел к
параллельному?
2. Что можно считать недостатком параллельного способа определения неравенства двух двоичных чисел?
3. Что можно считать достоинством последовательного способа
определения неравенства двух двоичных чисел?
23
Лабораторная работа № 4
Исследование триггерных схем
Цель работы: изученить алгоритмы работы и временные диаграммы переходов важнейших триггерных схем.
Последовательностные схемы (цифровые автоматы) отличаются
от комбинационных логических схем тем, что значение выходной
логической переменной для этих схем в данный момент времени зависит не только от значений входных логических переменных, но и
от внутреннего состояния цифрового автомата. Простейшими цифровыми автоматами являются триггеры. Триггером называют простейшую последовательностную логическую схему, имеющую два
устойчивых состояния (обозначаемые как 1 и 0). Эти состояния могут сохраняться сколь угодно долго. Большинство триггеров имеют
два выхода: прямой Q и инверсный Q, т. е. Q = 1, Q = 0 или наоборот Q = 0, Q = 1. Состояние триггера определяют по значению выхода Q – нулевое, когда Q = 0 и единичное, если Q = 1.
Триггер изменяет свое состояние при некоторых сочетаниях
входных сигналов (режим переключения) и сохраняет свое состояние при действии других сочетаний сигналов (режим хранения),
т. е. обладает памятью. Существует большое количество триггеров
разного типа, построенных на элементах И-НЕ, ИЛИ-НЕ, которые
синтезируются как комбинационные логические схемы, а также
триггеры в виде интегральной микросхемы.
К важнейшим триггерам, которые используются на практике,
относятся:
асинхронные одноступенчатые RS-триггеры с раздельной установкой;
синхронные одноступенчатые RS-триггеры;
синхронные двухступенчатые RS-триггеры;
D-триггеры (триггеры задержки);
T-триггеры (триггеры задержки);
универсальные JK-триггеры.
Названия триггеров определяются первыми буквами английских слов: set – установить, reset – сбросить, delay – задержка,
jerk – резко включить, kill – резко выключить. По способу синхронизации триггеры разделяются на асинхронные и синхронные (тактируемые).
Программа Micro-Cap предоставляет пользователю примитивы
следующих типов триггеров: RS, D, и JK. Кроме того, в библиотеке
24
цифровых компонентов Micro-Cap (ее можно вызвать с панели инструментов) представлены триггеры, серийно выпускающиеся промышленностью.
Так же, как и для комбинационных логических схем, работу любой триггерной схемы можно задать с помощью таблицы истинности. В данном случае таблица истинности будет отображать процесс
перехода цифрового автомата из одного устойчивого состояния в
другое. Поэтому она называется таблицей переходов. Триггеры являются основой для построения различных последовательностных
цифровых структур (счетчиков, регистров и т. д.), но могут использоваться и самостоятельно.
Задание к выполнению лабораторной работы
1. Исследовать работу асинхронного ��������������������������
RS������������������������
-триггера с прямым и инверсным управлением в системе схемотехнического моделирования
Micro���������������������������������������������������������
-��������������������������������������������������������
Cap�����������������������������������������������������
. Сравнить результаты работы обоих вариантов реализации RS-триггеров.
2. Промоделировать работу синхронного одноступенчатого RSтриггера с прямым и инверсным управлением. Сравнить результаты работы RS-триггеров.
3. Проанализировать работу синхронного двухступенчатого RSтриггера.
4. На основе двухступенчатого �������������������������������
RS�����������������������������
-триггера собрать и проанализировать работу Т-триггера.
5. На основе двухступенчатого RS�����������������������������
�������������������������������
-триггера собрать и проанализировать работу D-триггера.
6. На основе двухступенчатого �������������������������������
RS�����������������������������
-триггера собрать универсальный JK-триггер.
7. Проверить работу JK-триггера в следующих режимах: RSтриггера, Т-триггера, D-триггера.
8. Полученные результаты оформить в отчет о лабораторной работе.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–7 задания.
3. Выводы по результатам.
Контрольные вопросы
1. Что такое состязания в логических схемах?
2. Для чего в триггерах применяется синхронизация?
25
3. Какая комбинация входных логических переменных является запрещенной для асинхронного �����������������������������
RS���������������������������
-триггера с прямым управлением?
4. Для чего используются двухступенчатые RS-триггеры?
26
Лабораторная работа № 5
Цифровые счетчики
Цель работы: изучить принципы построения, приемы проектирования и анализа цифровых двоичных счетчиков.
В цифровой и вычислительной технике находят широкое применение двоичные счетчики, обеспечивающие в заданном типе кодирования подсчет количества входных импульсов, деление частоты
их следования, формирование временных интервалов и т.д.
Итак, счетчики предназначены для подсчета числа счетных импульсов, поступивших на его информационный вход. Общее количество устойчивых состояний счетчика называется его коэффициентом пересчета – К. Коэффициент пересчета является параметром,
определяющим информационную емкость счетчика. Счетчики используются в устройстве управления компьютера при построении
распределителей импульсов и организации циклов, в счетчиках
команд для формирования адреса выполняемой команды при естественном порядке выполнения и в некоторых других устройствах
компьютера. Кроме того, счетчики широко применяются в качестве
самостоятельных узлов в различных системах цифровой автоматики.
Суть работы счетчика заключается в последовательном изменении зафиксированного в нем состояния с приходом каждого следующего счетного импульса. По режиму счета счетчики можно подразделить на суммирующие, вычитающие и реверсивные. Суммирующие счетчики с приходом каждого нового счетного импульса
увеличивают значение своего состояния, вычитающие – уменьшают, а реверсивные могут работать как на приращение, так и на вычитание (в зависимости от значения сигнала управления режимом
счета).
Пример асинхронного трехразрядного двоичного суммирующего
счетчика, построенного на �����������������������������������������
JK���������������������������������������
-триггерах, приведен на рис. 13, а временная диаграмма его работы – на рис. 14.
+5
$
,
2
+5
$
,
2
+5
2
$
,
Рис. 13. Схема асинхронного трехразрядного счетчика
27
$
2
2 2
Рис. 14. Временная диаграмма работы счетчика,
построенного на JK-триггерах
Такой счетчик построен на JK-триггерах с синхронизацией по
спаду синхросигнала (по перепаду из 1 в 0). Для построения счетчиков возможно применение любых двухступенчатых триггеров, но
все они должны работать в режиме T- триггера.
Задание к выполнению лабораторной работы
1. Построить схему асинхронного двоичного счетчика с последовательным переносом с коэффициентом пересчета K (задается в
индивидуально преподавателем), промоделировать его работу в системе Micro-Cap, оценить время задержки в схеме. Коэффициент
пересчета K< 2N (N – число разрядов счетчика) задать посредством
установки в нуль разрядов счетчика после обнаружения требуемой
кодовой комбинации.
2. Построить схему асинхронного двоичного счетчика с последовательным переносом с коэффициентом пересчета К, промоделировать его работу в системе Micro�����������������������������������
����������������������������������������
-����������������������������������
Cap�������������������������������
, оценить время задержки в схеме. Коэффициент пересчета К < 2N задать посредством записи в соответствующие разряды счетчика кода дополнения D = 2N – K.
3. Сравнить полученные результаты.
4. Для п. 1 задания построить реверсивный счетчик и проверить
правильность его работы в системе Micro-Cap.
5. Результаты проектирования и анализа схем оформить в отчет
о лабораторной работе.
Примечание. Студенты, имеющие нечетный порядковый номер в списке группы, для выполнения пунктов задания используют D-триггеры. Студенты, имеющие нечетный порядковый номер в
списке группы, для выполнения пунктов задания используют универсальные �������������������������������������������������
JK�����������������������������������������������
-триггеры. Числовое значение коэффициента пере28
счета назначается преподавателем (индивидуально каждому студенту).
Содержание отчета о выполненной лабораторной работе
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–4 задания.
3. Выводы по полученным результатам моделирования.
Контрольные вопросы
1. Какое минимальное количество триггеров потребуется для построения двоичного счетчика с коэффициентом пересчета К = 751?
2. Каковы будут состояния разрядов (код, записанный в счетчик) вычитающего двоичного счетчика с коэффициентом пересчета
KК = 73 после поступления на его вход 201 импульса?
3. Определите состояния разрядов двоичного счетчика, использующего для формирования коэффициента пересчета К = 89 запись
кода дополнения D, после поступления на вход 311 импульсов.
4. Определите общее количество логических элементов И, требующееся для организации параллельного переноса в 8-разрядном
асинхронном двоичном счетчике.
29
Лабораторная работа № 6
Регистры сдвига
Цель работы: проектирование и анализ работы регистров сдвига.
Регистры сдвига являются важными узлами, с помощью которых производится переработка информации, представленной в виде
n-разрядных двоичных слов.
Регистры – это цифровые устройства (цифровые автоматы), выполняющие функции приема, хранения и передачи информации в
виде двоичных слов. Кроме того, с помощью регистров сдвига можно выполнять логические преобразования двоичных данных, а также построить на их основе двоичные счетчики. Регистры сдвига
можно построить на триггерах любого типа, но они должны работать в режиме D-триггера.
С помощью регистра сдвига можно выполнить следующие операции:
установку всех разрядов в 0;
установку всех разрядов в 1;
прием и хранение в регистре кода n-разрядного числа;
сдвиг хранимого двоичного кода вправо и влево на заданное число разрядов;
преобразование параллельного кода в последовательный код и
наоборот;
выполнить подсчет числа поступивших импульсов.
Сдвигающие (последовательные) регистры – это регистры, выполняющие сдвиг двоичной информации вправо или влево. Сдвиг
вправо заключается в том, что значение, хранящееся в i-м разряде,
переходит в (i+1)-й разряд; из (i+1)-го в (i+2)-й и т.д. Из закона функционирования сдвигающего регистра следует, что в каждом разряде регистра одновременно с хранением цифры, имевшейся до сдвига
и предназначенной для передачи в следующий разряд, необходимо
предусматривать возможность приема новой цифры из предыдущего разряда. Эти условия выполняются при построении сдвигающих
регистров на двухступенчатых синхронных триггерах, работающих
в режиме D-триггера.
При построении сложных логических схем используются регистры, которые могут выполнять сдвиг кода как вправо, так и влево (в зависимости от значения управляющего сигнала). Такие регистры называются реверсивными.
30
На рис. 15, а представлен сдвигающий регистр, построенный на
D-триггерах с динамическим синхронизирующим входом. Триггеры соединены последовательно таким образом, что сигнал с выхода триггера младшего разряда регистра поступает на информационный вход триггера следующего разряда регистра. Все триггеры
управляются общим сигналом синхронизации.
Такое соединение D-триггеров обеспечивает сдвиг в регистре информации вправо, если управление сдвигом осуществлять синхронизирующими сигналами, называемыми управляющими сигналами сдвига вправо – CLK. Установка регистра в состояние 0000 производится управляющим сигналом CLR. Информационный вход D
а)
MPH
6
1&"3
2
%
% %
6
"$-"#"3"
6
$-3
9
$-3#"3
13&#"3
2
% %
9
$-,
2#"3
13&#"3
2
% %
$-,
2#"3
$-3#"3
9
13&#"3
2
% %
$-,
2#"3
$-3#"3
9
$-3#"3
6
$-,
б)
3&($35FNQFSBUVSF
α$-3
¶Å¾ÇÒ
§Í¾ÈѸ¶Ã¾»
α$-,
α3
α2
α2
α2
α2
6
6
6
6
6
Рис. 15. Сдвигающий регистр на D-триггерах:
а – функциональная схема; б – временная диаграмма работы
31
используется для записи в регистр двоичного слова последовательно разряд за разрядом.
Запись в регистр последовательного двоичного кода, например
1101, производится через информационный вход 1D триггера Х3
следующим образом. Пусть регистр находится в состоянии 0000.
Тогда при 1D = l первый сигнал сдвига CLK установит триггер X3 в
состояние 1, а остальные триггеры (X2, X1 и X0) не изменят своего
состояния, т. е. в регистр запишется двоичный код 1000. При 1D =
0 второй импульс сдвига CLK установит триггер X3 в состояние 0,
а его информационное состояние 1 будет записано в триггер X2 (в
регистр запишется двоичный код 0100). Третий сигнал сдвига CLK
установит триггер X3 в состояние 1 и т.д. В результате в регистр запишется код 1101.
Последовательный двоичный код 1101 может быть выдан из регистра сигналами сдвига CLK (рис. 15, б). Как видно из временной
диаграммы работы регистра, в результате этого информация, записанная в регистр, будет потеряна.
Если организовать обратную связь путем замыкания выхода Q4
с входом 1D триггера Х3, то получим кольцевой сдвиговый регистр.
На кольцевых регистрах сдвига можно строить двоичные счетчики.
Для этого в триггер Х3 надо предварительно записать логическую 1
(остальные разряды – обнулить). Интересным (и важным для практики) свойством таких счетчиков является то, что положение логической 1 в соответствующем разряде регистра в любой момент времени будет определять количество входных импульсов, подсчитанных таким счетчиком.
Задание к выполнению лабораторной работы
1. Построить схему 5-разрядного регистра сдвига на D-триггерах,
записать логическую 1 в младший (левый разряд регистра), проверить прохождение логической 1 по всем разрядам регистра в системе Micro-Cap.
2. На основе результатов, полученных в п.1, построить и проверить правильность работы в системе Micro-Cap схему 7-разрядного
кольцевого регистра сдвига (предварительно записав логическую 1
в младший разряд регистра). Определить коэффициент пересчета
полученного счетчика.
3. Построить схему двоичного счетчика путем последовательного соединения двух кольцевых регистров сдвига: выход последнего
(правого) разряда первого 4-разрядного кольцевого регистра сдвига
32
является входом синхронизации для триггеров второго 7-разрядного кольцевого регистра сдвига. Определить коэффициент пересчета
полученного счетчика.
4. Результаты проектирования и анализа схем оформить в отчет
о лабораторной работе.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–3 задания.
3. Выводы по полученным результатам моделирования.
Контрольные вопросы
1. Какое минимальное количество триггеров потребуется для построения двоичного счетчика с коэффициентом пересчета К = 90?
2. В чем основные достоинства двоичных счетчиков, построенных на кольцевых регистрах сдвига?
3. В чем состоит недостаток построения двоичных счетчиков на
кольцевых регистрах сдвига?
33
Лабораторная работа № 7
Исследование дешифраторов
Цель работы: синтез и анализ схем дешифрации двоичных кодов.
Дешифратор – комбинационная логическая схема (рис. 16), преобразующая входной двоичный код в унитарный выходной (логическая 1 в любой момент времени присутствует только на одном из
выходов схемы). В условном обозначении дешифратора используются буквы DC (от английского слова decoder). При дешифрации
М-разрядного двоичного кода число выходов, при условии реализации всех комбинаций входного двоичного кода (полный дешифратор), определяется формулой N = 2M, где N – число выходов дешифратора. В противном случае, если число выходных линий меньше,
чем 2M, то такой дешифратор называется неполным.
Входной код может быть однофазным, при наличии только прямых входов, и парафазным, при наличии пар входов: прямых и инверсных. Число входов m = M при однофазном коде и m = 2M – при
парафазном. Дешифраторы могут строиться как по одноступенчатой (линейный дешифратор), так и по многоступенчатой схемам.
Линейный дешифратор может быть выполнен прямой схемной
реализацией системы логических уравнений:
ìïF0 = Xm Ù Xm-1 Ù ... Ù X2 Ù X1,
ïï
ïïF = X Ù X
ïí 1
m
m-1 Ù ... Ù X2 Ù X1,
ïï...
ïï
ïïîFn = Xm Ù Xm-1 Ù ... Ù X2 Ù X1,
где Xm , Xm–1,..., X2, X1 – сигналы на входах; Fn ,Fn−1 ,..., F2, F1 – сигналы на выходах дешифратора. Никаких логических преобразований не производится, за счет этого достигается высокое быстродействие схемы.
Линейный (одноступенчатый) дешифратор имеет наибольшее
быстродействие, но его реализация при значительной разрядности
входного слова требует применения логических элементов с большим числом входов. Любой необходимый дешифратор может быть
построен по многоступенчатой схеме.
Дешифраторы применяются для выбора ячейки памяти в запоминающих устройствах, а также в различных устройствах, например, для визуальной индикации цифр и символов. Например,
34
$ 6
6
#
6
" 6
6
:
6
:
6
:
6
:
6
:
6
:
6
:
6
:
E"
E#
E$
E:
E:
E:
E:
E:
E:
E:
E:
S
O
O
O
S 5
Рис. 16. Функциональная схема и временная диаграмма работы
дешифратора 3´8 (три входа и 8 выходов)
в микропроцессорных системах с помощью дешифраторов, помимо
выборки необходимых ячеек памяти, осуществляется расшифровка кодов операций с выдачей соответствующих управляющих сигналов.
Дешифратор можно построить не только на логических элементах И: по системе уравнений, приведенной выше. Если в этой системе проинвертировать левую и правую части каждого уравнения,
а затем преобразовать по теореме де Моргана, то получим систему
уравнений линейного дешифратора, который можно выполнить
полностью на логических элементах ИЛИ.
Задание к выполнению лабораторной работы
1. Построить схему дешифратора на 4 входа на логических элементах И, проверить правильность работы схемы в системе MicroCap.
2. Построить схему дешифратора на 4 входа на логических элементах ИЛИ, проверить правильность работы схемы в системе Mi���
cro-Cap.
3. Сравнить результаты, полученные в пп. 1 и 2.
4. Синтезировать неполный дешифратор на 10 выходов (для выделения 10 наборов входных двоичных переменных), промоделировать работу схемы в системе Micro-Cap.
35
5. Результаты проектирования и анализа схем оформить в отчет
о лабораторной работе.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–4 задания.
3. Выводы по полученным результатам моделирования.
Контрольные вопросы
1. Что такое неполный дешифратор?
2. Чем определяется скорость работы линейного дешифратора?
3. Перечислите достоинства и недостатки линейного дешифратора.
36
Лабораторная работа № 8
Программируемые логические матрицы (ПЛМ)
Цель работы: реализация логических функций на ПЛМ.
Программируемые логические матрицы имеют в своем составе
программируемые матрицы И и матрицы ИЛИ. ПЛМ становятся в
последнее время все более распространенной и привычной элементной базой для разработчиков цифровых устройств. Последние годы
характеризуются резким ростом плотности упаковки элементов на
кристалле.
Основными достоинствами ПЛМ при использовании их в средствах обработки сигналов являются:
высокое быстродействие;
возможность реализации сложных параллельных алгоритмов;
наличие средств САПР, позволяющих провести полное моделирование системы;
возможность программирования или изменения конфигурации
непосредственно в системе;
совместимость при переводе алгоритмов на уровне языков описания аппаратуры (VHDL, AHDL, Verilog и др.);
совместимость по уровням и возможность реализации стандартного интерфейса;
наличие библиотек, описывающих сложные алгоритмы;
архитектурные особенности ПЛИС как нельзя лучше приспособлены для реализации таких операций, как умножение, свертка и
т. п.
В системе Micro�������������������������������������������
������������������������������������������������
-������������������������������������������
Cap���������������������������������������
в таблицах прошивки ПЛМ, например, типа PLANDC (с прямыми и инверсными значениями входных переменных) левые столбцы каждой пары двоичных цифр соответствуют прямым значениям входной переменной А (True), а правые – инверсным ; обозначается ~A (False).
При этом:
1. Двоичная комбинация 01 (в левом столбце находится 0, а в
правом 1) означает, что на вход ПЛМ подается инверсное значение
переменной А (т. е., ~A).
2. Двоичной комбинации 10 (а также и комбинации 11) соответствует подача на соответствующий вход ПЛМ прямого значения логической переменной А.
3. Двоичная комбинация 00 запрещает поступление на вход
ПЛМ (рис. 17) как прямого значения логической переменной, так и
37
Рис. 17. Модели программируемых логических матриц (ПЛМ)
инверсного значения. В этом случае входная переменная не влияет
на выходной результат в данной строке матрицы (т. е., соответствующий вход ПЛМ – не задействован).
Пример:
.DEFINE PLA2 B$
*a1 a0 b1 b0
+00 01 00 01 ~a0 ~b0
+00 10 00 10 a0 b0
+01 00 01 00 ~a1~b1
+10 00 10 00 a1 b1
+$
Здесь:
~a0 ~b0 – логическое произведение инверсных значений переменных а0 и b0;
a0 b0 – логическое произведение прямых значений переменных
а0 и b0;
~a1~b1 – логическое произведение инверсных значений переменных а1 и b1;
a1 b1 – логическое произведение прямых значений переменных
а1 и b1.
Приведенный пример соответствует прошивке ПЛМ для построения простейшего цифрового компаратора двухразрядных двоичных чисел.
Задание к выполнению лабораторной работы
Реализовать на ПЛМ и промоделировать в системе Micro��������
�������������
-�������
Cap����
работу схемы мультиплексора на 6 входов.
38
Реализовать на ПЛМ и промоделировать в системе Micro��������
�������������
-�������
Cap����
работу схемы демультиплексора на 4 выхода.
Реализовать на ПЛМ и промоделировать в системе Micro��������
�������������
-�������
Cap����
работу схемы дешифратора на 4 входа.
Результаты проектирования и анализа схем оформить в отчет о
лабораторной работе.
Содержание отчета
1. Цель лабораторной работы.
2. Результаты выполнения пп. 1–3 задания.
3. Выводы по полученным результатам моделирования.
Контрольные вопросы
1. В чем заключаются основные достоинства ПЛМ?
2. Какова основная область применения ПЛМ?
3. В чем заключается проектирование логических схем на
ПЛМ?
Содержание
Основные сведения о системе схемотехнического моделирования Micro-Cap..................................................... Лабораторная работа № 1. Синтез и моделирование комбинационных логических схем........................................ Лабораторная работа № 2. Исследование двоичных
сумматоров............................................................... Лабораторная работа № 3. Исследование схем сравнения
двоичных чисел......................................................... Лабораторная работа № 4. Исследование триггерных
схем......................................................................... Лабораторная работа № 5. Цифровые счетчики.............. Лабораторная работа № 6. Регистры сдвига................... Лабораторная работа № 7. Исследование дешифраторов.. Лабораторная работа № 8. Программируемые логические
матрицы (ПЛМ)......................................................... 3
17
19
22
24
27
30
34
37
39
Документ
Категория
Без категории
Просмотров
5
Размер файла
832 Кб
Теги
okatovovchinnikov1
1/--страниц
Пожаловаться на содержимое документа