close

Вход

Забыли?

вход по аккаунту

?

Ziatdinov 057A3E71DD

код для вставкиСкачать
МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
Федеральное государственное автономное
образовательное учреждение высшего образования
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ
ФУНКЦИОНАЛЬНЫЕ УЗЛЫ
КОМБИНАЦИОННОГО ТИПА
Методические указания
к выполнению лабораторной работы
Составитель – С. И. Зиатдинов
Рецензент – старший преподаватель Т. В. Семененко
Содержат описание лабораторной работы по дисциплине «Электроника и схемотехника». Изучаются разнообразные функциональные
узлы комбинационного типа цифровых вычислительных машин.
Указания предназначены для студентов информационных специальностей.
Подготовлены кафедрой информационно-сетевых технологий и рекомендованы редакционно-издательским советом университета.
Публикуется в авторской редакции
Компьютерная верстка В. Н. Костиной
Сдано в набор 15.02.18. Подписано к печати 12.04.18.
Формат 60 × 84 1/16. Усл. печ. л. 1,5. Уч.-изд. л. 1,6.
Тираж 50 экз. Заказ № 162.
Редакционно-издательский центр ГУАП
190000, Санкт-Петербург, Б. Морская ул., 67
© Санкт-Петербургский государственный
университет аэрокосмического
приборостроения, 2018
Лабораторная работа
ФУНКЦИОНАЛЬНЫЕ УЗЛЫ КОМБИНАЦИОННОГО ТИПА
Современные цифровые вычислительные машины и разнообразные
электронные устройства строятся на основе широкой номенклатуры
различных комбинационных узлов, к которым относятся, например,
триггеры, регистры, счетчики, дешифраторы, шифраторы, мультиплексоры, демультиплексоры, элементы памяти и другие устройства.
1. Общие сведения о функциональных узлах
1.1. Триггеры
Триггер является основным элементом ЦВМ и выполняет функцию узла памяти бита информации. Триггер – это электронное
устройство с двумя устойчивыми состояниями: «0» и «1», в каждом
из которых он может находится сколь угодно долго, пока присутствует питание или не произошла перезапись информации.
Классификация триггеров может быть проведена по признакам
логического функционирования и по способу записи информации.
По признакам логического функционирования триггеры делятся на следующие виды:
1. R-S-триггеры;
2. D-триггеры;
3. T-триггеры;
4. J-K-триггеры.
По способу записи информации можно выделить следующие типы
триггеров:
1. Асинхронные триггеры;
2. Тактируемые (синхронные) триггеры.
Тактируемые триггеры в свою очередь делятся на типы:
1. Однотактные триггеры;
2. Многотактные триггеры;
3. Триггеры, управляемые фронтами;
4. Триггеры, управляемые уровнями.
Триггеры, управляемые уровнями, бывают одноступенчатыми и
двухступенчатыми.
Одноступенчатые асинхронные R-S-триггеры. R-S-триггер имеет два управляющих входа S и R и два выхода – Q – прямой выход и
Q – инверсный выход.
Входы S (Set – установка) и R (Reset – сброс) используются для
раздельной установки триггера в единичное и нулевое состояние.
3
Воздействие сигнала по входу S переводит триггер в единичное состояние (в триггер записывается логическая единица Q = 1, Q = 0 ),
а воздействие сигнала по входу R переводит триггер в нулевое состояние (в триггер записывается логический ноль Q = 0, Q = 1 ).
Таблица состояний R-S-триггера имеет вид
Таблица 1
S
R
Q
Q
Режим триггера
1
0
1
0
Запись «1»
0
1
0
1
Запись «0»
0
0
Q
Q
Хранение информации
1
1
0
0
Неопределенность
В данном случае при комбинации входных (управляющих) сигналов S = 1 и R = 0 происходит запись логической единицы Q = 1,
Q = 0 . При S = 0 и R = 1 триггер сбрасывается Q = 0, Q = 1 . В случае,
когда S = 0 и R = 0, триггер переходит в режим хранения имеющейся
информации, то есть в нем сохраняется ранее записанные «1» или
«0». Комбинация S = 1 и R = 1 приводит к неопределенному состоянию, когда Q = 0 и Q = 0 . Это недопустимая комбинация входных
сигналов.
Схема R-S-триггера на логических элементах типа 2-ИЛИ-НЕ и его
обозначение на электрических схемах показаны на рис. 1.
Схема R-S-триггера на логических элементах типа 2-И-НЕ и его
обозначение на электрических схемах изображены на рис. 2.
б)
а)
S
1
Q
S
R
T
Q
Q
1
R
Q
Рис. 1. R-S-триггер:а – на логических элементах 2-ИЛИ-НЕ
4
S
&
Q
S
Q
R
&
Q
T
Q
R
Рис. R-S-триггер на логических элементах 2-И-НЕ
Таблица состояний данного триггера имеет вид
Таблица 2
S
R
Q
Q
Режим триггера
1
0
1
0
Запись «1»
0
1
0
1
Запись «0»
1
1
Q
Q
Хранение информации
0
0
1
1
Неопределенность
В рассмотренном виде R-S-триггеры не получили широкого распространения. Это связано со сложностью организации требуемой
временной подачи входных сигналов и возможностью появления
импульсов помех на входах S и R триггера, что может привести
к ложным срабатываниям. Поэтому для исключения заметного
влияния помех при работе с R-S-триггерами необходимо ограничить время действия входных сигналов коротким тактовым (синхронизирующим) импульсом, на протяжении которого они могут
быть активными. Данный вариант запуска используется в синхронном (тактируемом) R-S-триггере.
Одноступенчатый тактируемый R-S-триггер. В тактируемых
триггерах перезапись информации происходит при подаче специального тактирующего импульса. Схема и изображение тактируемого одноступенчатого R-S-триггера на базе логических элементов
2-И-НЕ приведены на рис. 3.
5
S
SC
&
&
Q
S
T
Q
C
C
Q
&
R
&
R
Q
RC
Рис. 3. Одноступенчатый тактируемый R-S-триггер
на логических элементах 2-И-НЕ
Ниже показана таблица состояний данного триггера.
Таблица 3
C
S
R
SC
RC
Q
Q
Режим триггера
0
x
x
1
1
Q
Q
Перезапись запрещена
1
0
0
1
1
0
Запись «1»
0
1
1
0
0
1
Запись «0»
0
0
1
1
Q
Q
Хранение информации
1
1
0
0
1
1
Неопределенность
1
В рассматриваемом триггере тактирующий (синхронизирующий) импульс подается на вход C. В отсутствии сигнала на входе
C перезапись информации в триггере запрещена независимо от состояния входов S и R, что отражено символом «x» в табл. 3.
При С = 0 входы триггера S и R заблокированы и появление на
них помехи не влияет на состояние триггера. Однако, когда С = 1,
появление помехи на входах S и R может привести к ложным срабатываниям. Кроме того, во избежании сбоя в работе триггера, за время действия тактирующего импульса не должна происходить смена
состояний сигналов на S и R входах. На рис. 4 приведены временные диаграммы напряжений в различных точках схемы триггера.
Двухступенчатый тактируемый R-S-триггер. Двухступенчатые
триггеры обеспечивают надежную работу триггерных ячеек в многоразрядных устройствах (регистрах, счетчиках). Двухступенча6
C
t
S
t
R
t
Q
t
Q
t
Рис. 4. Временные диаграммы работы
одноступенчатого тактируемого R-S-триггера
Триггер
«Помощник»
Триггер
«Мастер»
S
&
&
&
&
Q
&
&
&
Q
R
C
&
Q′
Q′
1
Запись в ТМ
C
Перезапись в ТП
Рис. 5. Двухступенчатый тактируемый R-S-триггер
на логических элементах 2-И-НЕ
7
тые триггеры называют master – slave (мастер – помощник) или ТМТП-триггер мастер – триггер помощник, иначе – MS-триггер.
В этих триггерах новая информация записывается в первую ступень ТМ по фронту тактирующего сигнала, а по срезу (заднему фронту) тактирующего импульса переписывается во вторую ступень ТП.
На рис. 5 показана схема MS-триггера на базе логических элементов 2-И-НЕ.
Таблица состояний MS-триггера имеет вид.
Таблица 4
Запись в ТМ
C
S
R
Q′
Q
0 →1
0
1
0
1
0 →1
1
0
1
0
Перезапись в ТП
C
Q
Q
0 →1
0
1
0 →1
1
0
Из таблицы состояний видно, что по срезу тактирующего импульса C (сигнал C меняет состояние с 0 на 1) информация с выхода
ТМ переписывается в ТП.
D-триггеры. Недостатком R-S-триггера является наличие двух
установочных входов R, S и запрещенной комбинации сигналов на
них, приводящей к состоянию неопределенности.
В зависимости от способа управления в литературе встречаются
такие названия D-триггера, как элемент задержки, триггер-защелка или фиксатор, триггер-повторитель.
Триггер типа D (от слова delay – задержка) принимает (защелкивает) информацию лишь по одному входу D. Состояние триггера повторяет входной сигнал, но с задержкой, определяемой тактовым сигналом.
Триггер типа D относится к классу тактируемых триггеров. Основным
элементом D-триггера является тактируемый R-S-триггер.
D-триггер характеризуется следующей таблицей состояний.
Таблица 5
8
C
D
Q(n)
Режим триггера
0
0
Q(n – 1)
Хранение информации
0
1
Q(n – 1)
Хранение информации
1
0
0
Запись «0»
1
1
1
Запись «1»
Из таблицы видно, что при C = 0 триггер находится в режиме
хранения ранее принятой информации и при C = 1 триггер принимает информацию со входа D.
На рис. 6 приведена схема и изображение на электрических схемах одноступенчатого D-триггера.
Использование инвертора позволяет избежать возникновения на
входах R-S-триггера запрещенной комбинации S = 1, R = 1.
На рис. 7 показаны временные реализации напряжений в различных точках схемы D-триггера.
D-триггер обладает недостатком, который заключается в том,
что во время действия на входе с тактирующего импульса для исключения сбоев информация на входе D не должна меняться. Этого недостатка практически лишены D-триггеры с динамическим
1 R
&
&
Q
C
&
Q
Q
C
&
D
T
D
Q
S
Рис. 6. Одноступенчатый D-триггер
D
C
Q
Q
t
t
t
t
Рис. 7. Временные диаграммы работы одноступенчатого D-триггера
9
запуском, в которых данные защелкиваются по фронту сигнала
на входе C.
T-триггеры. T-триггер называют триггером со счетным входом
(счетным триггером) или со связанными входами. Он изменяет свое
состояние на противоположное каждый раз, когда на его вход приходит очередной импульс. Обозначение триггера произошло от первой буквы слова Toggle – защелка.
Работа триггера определяется следующей таблицей состояний.
Таблица 6
T
Q(n)
Режим триггера
0
Q(n − 1)
Хранение информации
1
Q(n − 1)
Изменение состояния на противоположное
При сигнале на входе T = 0 триггер находится в режиме хранения ранее имеющейся информации, а при T = 1 триггер меняет свое
состояние на инверсное. Основным элементом T-триггера является
тактируемый R-S-триггер, Схема которого и реализация на базе
R-S-триггера показана на рис. 8.
Временные диаграммы работы одноступенчатого T-триггера приведены на рис. 9.
&
&
Q
S
T
T
T
Q
C
Q
&
&
R
Q
Рис. 8. Одноступенчатый T-триггер
10
T
t
Q
t
Рис. 9. Временные диаграммы работы одноступенчатого T-триггера
б)
а)
T
Q′
S T
C
Q′
R
T
S T
C
R
Q
t
Q
Q′
1
t
Q′
t
Q
t
Q
t
Рис. 10. Двухступенчатый T-триггер: а – схема триггера;
б – временные диаграммы работы триггера
Для работы T-триггера длительность импульса на входе T должна быть с одной стороны достаточной для запуска триггера, а с другой стороны – не превышать времени распространения сигнала от
входа к выходу триггера. В противном случае триггер превращается в генератор импульсов.
11
Для исключения влияния длительности запускающего импульса используют двухступенчатые T-триггеры, схема и временные
диаграммы работы которого даны на рис. 10.
T-триггеры могут быть реализованы на основе D-триггеров.
1.2. Регистры
Регистры являются самыми распространенными узлами цифровых устройств. Регистр – это электронное устройство, предназначенное для хранения многоразрядных двоичных чисел. С помощью регистров выполняется ряд операций: прием, выдача и хранение двоичных
чисел; сдвиг в разрядной сетке, поразрядные логические операции.
Формально регистры делятся на параллельные (статические) регистры и регистры сдвига. Статические регистры не имеют межразрядных связей. В них прием и выдача данных производится одновременно по всем разрядам. В регистрах сдвига имеются межразрядные связи. Данные принимаются и выдаются последовательно
разряд за разрядом и перемещаются внутри разрядной сетки под
воздействием тактирующих сигналов по цепям переноса.
Регистры, выполняющие все перечисленные выше операции, называются универсальными или многорежимными. На электрических схемах регистры обозначаются буквами RG.
При практической реализации регистров с точки зрения экономии оборудования и повышения быстродействия предпочтение отдается триггерам D-типа.
Над содержимым регистра под действием управляющих сигналов Yi могут выполняться разнообразные операции (рис. 11) :
1) Y1: RG A : = 0 – установка регистра в 0 (обнуление, сброс);
2) Y2: RG A : = ШД – ввод информации в регистр с входной шины
данных ШД;
Выходная шина данных ШД
Y3
1
2
1
Y5
RGA
N
Y2
Входная шина данных ШД
Y4
Y1
Рис. 11. Операции над содержимым регистра
12
3) Y3: ШД: = RG A – вывод информации из регистра на выходную
шину данных ШД;
4) Y4: RG A : = L1 RG A – сдвиг влево содержимого регистра на один
разряд;
5) Y5: RG A : R2 RG A – сдвиг вправо содержимого регистра на два
разряда.
Ввод информации в регистр. Существуют два основных способа
записи информации в регистр – последовательный и параллельный.
При последовательном способе записи (бит за битом) информации
в регистр под действием управляющего сигнала Y осуществляется побитный ввод данных со стороны либо младших разрядов (рис. 12, а),
либо со стороны старших разрядов (рис. 12, б) соответственно.
При параллельном способе ввода информации под действием
управляющего сигнала Y данные загружаются сразу во все разряды регистра (рис. 13).
Вывод информации из регистра. Существуют два основных способа вывода информации из регистра – последовательный и параллельный. При последовательном способе под действием управляющего сигнала Y осуществляется побитный вывод данных со стороны либо младших разрядов (рис. 14, а), либо со стороны старших
разрядов (рис. 14, б) соответственно.
При параллельном выводе данных под действием управляющего
сигнала Y осуществляется вывод информации одновременно со всех
разрядов регистра (рис. 15).
а)
б)
Вводимые
данные
Вводимые
данные
1
RGA
N
1
RGA
Y
N
Y
Рис. 12. Последовательный ввод данных
Вводимые
данные
1
RGA
Y
N
Рис. 13. Параллельный ввод данных
13
б)
а)
Выводимые
данные
Выводимые
данные
1
N
RGA
1
N
RGA
Y
Y
Рис. 14. Последовательный вывод данных
Выводимые
данные
1
Y
N
RGA
Рис. 15. Параллельный вывод данных
В результате могут быть реализованы следующие способы ввода/
вывода информации:
1. Параллельно – параллельный;
2. Последовательно – параллельный;
3. Последовательно – последовательный;
4. Параллельно – последовательный.
Сдвигающие регистры, обладающие свойством сдвигать информацию влево и вправо, называются реверсивными (рис. 16, а). Если
у регистра есть возможность перемещать информацию из младшего
разряда в старший и наоборот, то такой регистр называется кольцевым (рис. 16, б).
Статические регистры. На рис. 17 приведена схема 4-х разрядного статического регистра на D-триггерах с параллельным вводом/
а)
б)
Левый сдвиг
Левый сдвиг
1
Правый сдвиг
Правый сдвиг
RGA
N
1
RGA
Рис. 16. Сдвигающий регистр: а – реверсивный регистр;
б – кольцевой регистр
14
N
D1
D0
D
T0
D2
D
C
T1
D3
D
C
T2
D
C
Q
D RG
0
0
T3
C
C
1
1
2
2
3
3
C
Q0
Q2
Q1
Q3
Рис. 17. Статический регистр
с параллельным вводом/выводом данных в монофазном коде
выводом информации в монофазном коде. Здесь же показано изображение регистра на электрических схемах.
Входной 4-х разрядный код подается на входы D0 − D3 , съем информации осуществляется по линиям Q0 – Q3. Под действием тактирующего импульса C = 1 информация записывается сразу во все разряды
регистра, на выходе которых одновременно появляется выходной код.
Сдвигающие регистры применяются для выполнения операций умножения, деления, преобразования последовательных кодов
в параллельные и наоборот. В сдвигающих регистрах могут использоваться триггеры одноступенчатые, двухступенчатые с потенциальным и динамическим управлением.
Одноступенчатые триггеры, управляемые уровнем синхросигнала, применять нельзя, поскольку за время длительности синхросигнала триггеры могут многократно переключаться.
Правый сдвиг
D
D
TT0
D
C
TT1
D
C
TT2
D
C
Q
D RG
0
TT3
1
C
2
3
C
C
Q0
Q1
Q2
Q3
Рис. 18. Сдвигающий регистр с правым сдвигом
15
Левый сдвиг
D
TT0
D
TT1
D
C
C
TT2
D
C
D
D RG Q
0
TT3
1
C
2
3
C
C
Q3
Q2
Q1
Q0
Рис. 19. Сдвигающий регистр с левым сдвигом
Упр. Левый сдвиг (DSL)
&
Dправ
1
D
&
TT0
1
D
&
TT1
Dлев
&
1
D
TT2
&
&
C
C
C
C
Упр. Правый сдвиг (DSR)
Q0
Dпр
Q1
RG
Q
0
Dлев
DSR
1
DSL
C
2
Рис. 20. Реверсивный регистр
16
Q2
Пример 4-х разрядного регистра с правым сдвигом (от младших
разрядов к старшим) и его изображение на электрических схемах
показаны на рис. 18.
В данном регистре использованы двухступенчатые D-триггеры.
Регистр имеет один вход. При подаче тактирующего импульса на
вход C данные с триггера TTi переписываются в триггер TTi +1 . Для
заполнения триггера требуются четыре тактирующих импульса.
Пример 4-х разрядного сдвигающего регистра с левым сдвигом
(от старших разрядов к младшим) и его изображение на электрических схемах показаны на рис. 19.
В регистре с левым сдвигом под действием очередного тактирующего импульса данные с триггера TTi переписываются в триггер TTi −1 .
На рис. 20 показан 3-х разрядный реверсивный регистр и его
изображение на электрических схемах.
Для последовательного ввода данных используются входы Dпр
при правом сдвиге и Dлев при левом сдвиге. Съем информации с регистра осуществляется в параллельном коде Q0 , Q1 и Q2 .
1.3. Счетчики
Счетчик является цифровым устройством, осуществляющим
подсчет входных сигналов, кроме того счетчики решают задачи хранения данных и могут использоваться как делители частоты повторения входных импульсов. Счетчики строятся на триггерах Т-типа.
Также счетчики могут выполняться на сдвигающих регистрах.
Числа в счетчике представляются некоторыми комбинациями состояний триггеров. Если счетчик состоит из N триггеров (разрядов),
то максимальное количество входных импульсов, подсчитанных
n 2N − 1 . При этом число возможных состояний
счетчиком, равно =
счетчика M = 2N называется модулем пересчета (емкость счетчика).
С поступлением следующего импульса содержимое счетчика обнуляется и далее цикл подсчета входных импульсов начинается сначала.
Если при построении счетчика используется число состояний
K < n , то такие счетчики иногда называют пересчетными схемами.
Это, например, двоично-десятичные (декадные) счетчики.
Счетчик может суммировать входные импульсы (суммирующий
счетчик), вычитать импульсы (вычитающий счетчик) и с помощью
специальных средств переключаться из режима суммирования
в режим вычитания и наоборот (реверсивный счетчик).
Каждый триггер в составе счетчика является двоичным разрядом. Триггеры соединены межразрядными связями, по которым
осуществляется перенос информации с разряда на разряд. При этом
17
различают счетчики с последовательным, параллельным и комбинированным переносом.
Выбор вида переноса влияет на быстродействие счетчиков, которое определяется максимально возможной частотой следования
входных импульсов.
Счетчики могут быть асинхронными и синхронными. Для асинхронных счетчиков не требуется синхросигнал.
Счетчик Джонсона. Для создания обратной связи инверсный выход
старшего триггера соединен с информационным входом первого триггера.
Для рассмотрения работы счетчика положим, что в исходном состоянии все триггеры сброшены Q=
0 Q=
1 Q=
2 Q=
3 0 .Тогда на инверсном
выходе Q3 = 1 . При поступлении на вход C первого счетного импульса
в триггер T0 запишется единица Q0 = 1 . Остальные триггеры останутся
в нулевом состоянии. При поступлении второго счетного импульса в единичное состояние перейдет триггер T1 . Триггер T0 останется в единичном
состоянии. Таким образом, по мере поступления счетных импульсов будет
происходить последовательное заполнение счетчика единицами, пока не
наступит состояние Q=
0 Q=
1 Q=
2 Q=
3 1 , Q3 = 0 . Очередным импульсом
триггер T0 установится в нулевое состояние, т. к. при этом Q3 = 0 .
При поступлении следующих счетных импульсов будет происходить последовательное заполнение счетчика нулями до тех пор,
пока не наступит состояние Q=
0 Q=
1 Q=
2 Q=
3 0 , Q3 = 1 . Далее процесс счета повторится сначала. Общее число возможных состояний
счетчика Джонсона 2N.
Приведенные временные диаграммы показывают, что достаточно сложно по текущему состоянию триггеров определить число подсчитанных импульсов.
Удобно выходной код счетчика преобразовать, например, в код
«1 из N», то есть когда только на одной из N выходных линий появится сигнал логической единицы.
Двоичные счетчики. Под двоичным счетчиком понимается счетN
чик с модулем M = 2 , где N-число двоичных разрядов. При этом
состояние триггеров соответствует двоичному числу
=
n aN 2N + aN −1 2N −1 + ... + a1 21 + a0 20 ,
где aN – разрядный коэффициент, принимающий значения 0 или 1.
Величина разрядного коэффициента 0 или 1 определяет состояние
триггера конкретного разряда.
Последовательные двоичные счетчики. В качестве примера рассмотрим построение последовательного трехразрядного суммирующего двоичного счетчика.
18
C
TT2
TT1
TT0
T
T
T
Q1
Q0
C
1
2
3
4
5
Q2
6
7
8
9
t
Q0
t
Q1
t
Q2
000 001 010 011 100 101 110 111 000
3
4
5
6
7
0
0
1
2
t
Рис. 21. Суммирующий двоичный счетчик с последовательныцм переносом
На рис. 21 приведена схема трехразрядного двоичного суммирующего счетчика с последовательным переносом и временные диаграммы его
работы. Счетчик выполнен на двухступенчатых T-триггерах. Снизу цифрами показаны состояния счетчика в двоичной и десятичной формах.
На рис. 22 представлена схема вычитающего трехразрядного
двоичного счетчика с последовательным переносом.
Счетчик реализован на двухступенчатых T-триггерах. Здесь же
приведены временные диаграммы работы.
Отметим, что вид счетчика, суммирующий или вычитающий,
определяется характером межразрядных связей. Для создания реверсивного счетчика необходимо предусмотреть элементы, которые
изменяли бы вид межразрядных связей.
На рис. 23 представлена схема трехразрядного двоичного реверсивного счетчика на T-триггерах с последовательным переносом.
19
TT1
TT0
C
T
TT2
T
T
Q0
Q2
Q1
C
1
3
2
4
5
6
7
8
9
t
Q0
t
Q1
t
Q2
111 110 101 100 011 010 001 000 111
4
3
2
1
0
7
7
6
5
t
Рис. 22. Вычитающий двоичный счетчик с последовательным переносом
Прямой счет
C
T
R
Сброс
TT0 Q0
Q0
&
&
1
T
R
TT1 Q1
Q1
&
&
1
T
R
TT2 Q2
Q2
Обратный
счет
Рис. 23. Реверсивный двоичный счетчик с последовательным переносом
20
В счетчике предусмотрен сброс триггеров по входу R для установки начального состояния.
Для переключения межразрядных связей используются логические элементы 2-И-ИЛИ, с помощью которых ко входам триггеров
TT1 и TT2 подключаются либо прямые выходы триггеров Q0 и Q1,
либо инверсные выходы Q0 и Q1.
В рассмотренных последовательных суммирующих счетчиках переключение каждого последующего триггера осуществляется сигналом
предыдущего триггера. Это и есть сигнал переноса из более младшего
разряда в более старший. В крайнем случае при единичном состоянии
всех триггеров перенос будет происходить по всей длине разрядной сетки от младшего разряда к старшему. Широкое распространение получили двоичные синхронные счетчики с параллельным переносом.
Время установления нового кода в счетчиках с параллельным
переносом не зависит от разрядности счетчика и определяется временем переключения триггера.
1.4. Дешифратоы
Дешифратор – это электронное устройство, предназначенное для
декодирования кодовых комбинаций. Дешифратор представляет
собой комбинационную схему, имеющую N входов и 2N выходов.
Количество входов определяется числом разрядов входной кодовой
комбинации. При этом каждой входной N-разрядной комбинации
соответствует выходной сигнал заданного уровня только на одном
выходе. Дешифраторы на электрических схемах обозначаются буквами DC (Decoder).
В общем случае можно выделить линейные, пирамидальные и
ступенчатые дешифраторы.
Линейный дешифратор. Изображение дешифратора на электрических схемах показано на рис. 24.
x0
x1
x2
.
.
.
xN – 1
1
2
3
.
.
.
N
OE
DC
1
2
3
y0
y1
.
.
.
.
.
.
2
yN
2–1
y2
Рис. 24. N-разрядный двоичный дешифратор
21
x0
1
x1
2
DC
1
y0
2
y1
3
y2
4
y3
Рис. 25. Двухразрядный дешифратор
Здесь x0 , x1, ..., xN −1 – входы дешифратора, N – число двоичных
разрядов декодируемого числа; y0 , y1, ..., ym −1 – выходы дешифраN
тора, где m = 2 . Вход ОЕ предназначен для разрешения выдачи
выходного сигнала дешифратора.
В качестве примера рассмотрим двухразрядный линейный дешифратор (рис. 25).
Таблица состояний такого дешифратора имеет вид.
Таблица 7
x0
x1
y0
y1
y2
y3
0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
1
1
0
0
0
1
Логические выражения, определяющие формирование выходных сигналов дешифратора, записываются следующим образом:
y=
0 x0 ∧ x1; y=
1 x0 ∧ x1; y=
2 x0 ∧ x1; y=
3 x0 ∧ x1.
Схема рассматриваемого дешифратора показана на рис. 26.
Пирамидальный дешифратор. Пирамидальный дешифратор используют в тех случаях, когда у конъюнкторов, формирующих выходные сигналы дешифратора, число входов меньше числа разрядов
входного числа.
Пусть необходимо разработать трехразрядный дешифратор. При
этом в распоряжении имеются двухвходовые конъюнкторы.
22
x0
x1
x0
x1
&
x0
y0
1
&
y1
x1
1
&
y2
&
y3
Рис. 26. Двухразрядный линейный дешифратор
Ниже приведена таблица состояний трехразрядного дешифратора.
Таблица 8
x0
x1
x2
y0
y1
y2
y3
y4
y5
y6
y7
0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
Табл. 8 соответствуют логические выражения формирования выходных сигналов дешифратора:
y0 = x0 ∧ x1 ∧ x2 = y0′ ∧ x2 ;
y1 = x0 ∧ x1 ∧ x2 = y1′ ∧ x2 ;
y2 = x0 ∧ x1 ∧ x2 = y2′ ∧ x2 ;
y3 = x0 ∧ x1 ∧ x2 = y3′ ∧ x2 ;
y4 = x0 ∧ x1 ∧ x2 = y0′ ∧ x2 ;
23
y0′ y1′ y2′ y3′ x2
x2
&
&
x0
1 DC
x1
2
1
2
3
4
y0′
&
y0
y1
y2
y 1′
y2′
&
y3′
&
x2
&
1
&
&
y3
y4
y5
y6
y7
Рис. 27. Трехразрядный пирамидальный дешифратор
y5 = x0 ∧ x1 ∧ x2 = y1′ ∧ x2 ;
y6 = x0 ∧ x1 ∧ x2 = y2′ ∧ x2 ;
y7 = x0 ∧ x1 ∧ x2 = y3′ ∧ x2 ,
x0 ∧ x1; y'=
x0 ∧ x1. .
где: y=
0′
1 x0 ∧ x1; y=
2′ x0 ∧ x1; y=
3′
В результате схему трехразрядного дешифратора можно представить следующим образом (рис. 27).
2. Порядок выполнения лабораторной работы
2.1. Получить у преподавателя схему исследуемого комбинационного устройства.
24
2.2. С помощью программного приложения MC-9 собрать на монтажном столе исследуемую схему.
2.3. Подключить источники питания и генераторы входных сигналов.
2.4. Произвести исследования устройства.
2.5. Оформить и подписать у преподавателя протокол исследования.
3. Содержание отчета
3.1. Титульный лист.
3.2. Цель исследования.
3.3. Общие теоретические положения.
3.4. Протокол исследования.
3.5. Схема исследуемой модели комбинационного устройства.
3.6. Таблицы с результатами исследований.
3.7. Выводы.
3.8. Список использованной литературы.
Литература
1. Зиатдинов С. И., Суетина Т. А., Поваренкин Н. В. Схемотехника телекоммуникационных устройств. М.: Академия, 2016. 366 с.
2. Угрюмов Е. П. Цифровая схемотехника. СПб.: БВХ-Петербург,
2010. 816 с.
25
СОДЕРЖАНИЕ
1. Общие сведения о функциональных узлах................................
1.1. Триггеры.................................................................... 1.2. Регистры .................................................................... 1.3. Счетчики.................................................................... 1.4. Дешифратоы ............................................................... 3
3
12
17
21
2. Порядок выполнения лабораторной работы..............................
24
3. Содержание отчета ...............................................................
25
Литература.............................................................................
25
Документ
Категория
Без категории
Просмотров
0
Размер файла
2 491 Кб
Теги
ziatdinov, 057a3e71dd
1/--страниц
Пожаловаться на содержимое документа