close

Вход

Забыли?

вход по аккаунту

?

Лекция 4

код для вставкиСкачать
Министерство образования и науки Украины
ГВУЗ «Донецкий национальный технический университет»
Факультет компьютерных наук и технологий
Лекция 4.
Организация центрального
процессора
2013-2014 гг.
1
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Понятие архитектуры вычислительной системы
Архитектура вычислительной системы — концептуальная структура
вычислительной системы, которая определяет организацию
процесса обработки информации и принципы взаимодействия
технических средств и программного обеспечения.
Архитектура вычислительной системы включает как аппаратную
(hardware), так и программную (software) составляющие.
Согласно архитектуре фон Неймана основными аппаратными
компонентами вычислительной системы являются: один
центральный процессор, оперативная (основная) память и
устройства ввода-вывода (периферийные устройства).
2013-2014 гг.
Архитектура компьютеров
2
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Архитектура фон Неймана
2013-2014 гг.
Архитектура компьютеров
3
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Организация центрального процессорного устройства
Ключевыми компонентами центрального процессора являются:
• регистры;
• арифметико-логическое устройство (АЛУ);
• устройство управления (УУ);
• внешние и внутренние шины.
2013-2014 гг.
Архитектура компьютеров
4
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Регистры
Регистры представляют собой быстродействующую память,
используемую для хранения промежуточных результатов,
констант и некоторых команд управления. Как правило, все
регистры имеют одинаковую разрядность.
Регистры процессора Intel 8086, используемые для выборки команд:
CS – регистр, содержащий адрес сегмента, в котором находится
фрагмент выполняемой программы.
PC – регистр, содержащий смещение (адрес) в пределах сегмента
кода выполняемой в данный момент команды.
IR – регистр, который хранит выбранную из памяти команду,
которая в данный момент выполняется.
2013-2014 гг.
Архитектура компьютеров
5
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Арифметико-логическое устройство
Арифметико-логическое устройство способно выполнять множество
простейших (типовых) операций над данными:
1.
Установка
RA := “1010”
2.
Передача
RA := RB
3.
Сдвиг
RA := R1(RA)
4.
Инверсия
RA := not(RA)
5.
Логические операции
RA := RA & RB
6.
Счет
inc(RA)
7.
Сложение/вычитание
RA := RA + RB
Организация АЛУ зависит от способа представления данных:
с фиксированной или плавающей запятой, в ПК, ОК, ДК и т.д.
2013-2014 гг.
Архитектура компьютеров
6
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Арифметико-логическое устройство
Арифметико-логическое устройство имеет следующие характеристики:
1.
Производительность – среднее число микроопераций за
машинный такт. Высокая производительность чаще
характерна для схем очень высокой сложности.
2.
Быстродействие – величина, обратная длительности машинного
такта работы устройства.
3.
Аппаратурные затраты – количество логических вентилей или их
денежный эквивалент.
2013-2014 гг.
Архитектура компьютеров
7
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Устройство управления
Устройство управления (УУ) организует автоматическое выполнение
программ и функционирование ЭВМ как единой системы.
Основная задача устройства управления – выработка
управляющих сигналов и распределение их по цепям управления.
Управляющее устройство содержит счетчик команд. После загрузки
программы и данных в память в счетчик команд записывается
адрес первой команды программы (стартовый адрес). Устройство
управления считывает из памяти содержимое ячейки памяти,
адрес которой находится в счетчике команд, и помещает его в
регистр команд.
2013-2014 гг.
Архитектура компьютеров
8
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Шины
Шина представляет собой множество параллельных проводников,
которое обеспечивает информационный обмен между
различными блоками ЦПУ (внутренние шины), а также между
ЦПУ и памятью, устройствами ввода/вывода (внешние шины).
Передаваемая по шинам информация по типу может быть отнесена к
одному из трех классов:
1) адрес;
2) данные;
3) команда.
2013-2014 гг.
Архитектура компьютеров
9
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Реализация шины
Конструктивно шины делятся на неуправляемые (асинхронные) и
управляемые (синхронные).
A B , if y1 1
A B
2013-2014 гг.
Архитектура компьютеров
10
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Реализация шины с мультиплексированием
B , if
C , if
A
D , if
0 , if
y1 1;
y 2 1;
y 3 1;
y1 y 2 y 3 0 .
Реализация каждого разряда
возможна по формуле
a i y1bi y 2 c i y 3 d i
2013-2014 гг.
Архитектура компьютеров
11
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Этапы выполнения команды центральным процессором
• выборка команды из оперативной памяти и размещение ее в
регистре команд;
• (при необходимости) в зависимости от кода операции вычисление
исполнительных адресов операндов и выборка их из оперативной
памяти;
• выполнение операции;
• (при необходимости) вычисление исполнительного адреса
результата и сохранение его в оперативную память.
2013-2014 гг.
Архитектура компьютеров
12
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Организация взаимодействия ЦПУ и памяти (ОЗУ)
• ЦПУ выставляет на шину адреса номер ячейки в ОЗУ с нужной
командой, и на шину управления – сигнал чтения из ОЗУ.
• ОЗУ записывает номер ячейки в MAR (memory address register) и
выбирает из соответствующей ячейки нужное значение, которое
размещает в MBR (memory buffer register). Об окончании операции
считывания ОЗУ оповещает при помощи специального сигнала.
• Считанная команда по шине данных попадает в ЦПУ, где
анализируется и выполняется.
При необходимости из ОЗУ по той же схеме выбираются
дополнительные операнды или в ОЗУ сохраняется результат
выполнения операции.
2013-2014 гг.
Архитектура компьютеров
13
«Компьютерная схемотехника и архитектура компьютеров». Часть II.
Лекция 4. Организация центрального процессора.
Регистры процессора Intel 8086
2013-2014 гг.
Архитектура компьютеров
14
Документ
Категория
Презентации по информатике
Просмотров
15
Размер файла
2 787 Кб
Теги
1/--страниц
Пожаловаться на содержимое документа