close

Вход

Забыли?

вход по аккаунту

?

Презентация на 25.12.09

код для вставкиСкачать
Курсовая работа
по дисциплине «Информатика»
Делитель частоты на 7 на D-триггерах
Выполнила студентка
С-14: Свиридова А.А.
МИЭМ - 2009
Содержание курсовой работы
• Триггер
• D-триггер
• Асинхронный счётчик на D-триггерах
• Функциональная схема делителя частоты на 7
• Временные диаграммы делителя частоты на 7
Триггер - это устройство
последовательностного типа с
двумя устойчивыми состояниями равновесия,
предназначенное для записи и хранения
информации.
3
По функциональным возможностям триггеры
разделяют на следующие классы:
- с раздельной установкой состояния 0 и 1 (RSтриггеры). Если триггер является синхронным
- добавляется вход синхронизации С.;
- универсальные (JK-триггеры);
- с приёмом информации по одному входу D
(D-триггеры, или триггеры задержки);
- со счётным входом Т (Т-триггеры).
D-триггер
D-триггер
запоминает состояние
входа и выдаёт его на
выход. D-триггеры
имеют, как минимум,
два входа:
информационный D и
синхронизации С.
Условное графическое
изображение D-триггера
5
Таблица состояний D-триггера
Асинхронные счетчики на D-триггерах
Счетчиками в цифровой
технике называются
специальные устройства,
Позволяющие
подсчитывать число
поступивших на вход
импульсов. Понятие
“счетчик импульсов” тесно
связано с понятием
“делитель частоты”.
Четырехкаскадный делитель частоты.
Q0 — f/2;
Q1 —f/4;
Q2 —f/8;
Q3 — f/16.
Функциональная схема делителя частоты на 7
Временные диаграммы делителя частоты на 7
Cпасибо за внимание!
Документ
Категория
Презентации по информатике
Просмотров
11
Размер файла
414 Кб
Теги
1/--страниц
Пожаловаться на содержимое документа